|
半導體曲線掃描器製作
（本文原刊載於音響技術76期）
文/黃世昌 |
|
這是老稿新寫，原作品完成於兩年，前因為完成以後，發現在使用上並未有預期中之方便與功能，並且在略加修改後仍不盡人意。是以在其少使用之情況下，將其束之高塵封至今。音支73期內有一篇以IC為主角之曲線描跡器，文中所述，該機提供使用者方便與實用之程度，作者以為仍有待商榷，這促使作者想起這部自製之機器，長久以來一宜未能實行之改良計劃，一時間突然決定付之執行。
照片一
照片一中之線路板，乃本次實驗完成後之PC板完成品，作者至今因找不到各種適用之晶體座，是以無法將此板納入機箱中。然則讀者毋需擔心本機之實用性，一旦你依本文所提供之線路將之完成，你將發現，本機可以提供你在使用上相當之方便與可信賴度。 圖一
如圖一，是本機所依據之主要線路，原線路記載於67年無線電界雜誌，本線路很成功地使用兩枚C-MOS IC，使得主要線路大為簡化。不久，師大物理系在某一期學報中，曾出一篇本線路之討論文章文中並提出一些作者以為相當合理之改進建議，然則作者在一次搬家中，不慎失去了該項資料，這是為什麼作者不得不要浪費了一些時間去從頭實驗求證，而把原機器摧枯拉朽地支解得不成樣子的理由。 工作原理以一定的工電壓加在一只NPN晶體之集極，並在集極與基極間串入一枚所謂的偏壓電阻，最後使晶體之射極接地後即可令晶體導通，不同的偏壓電阻將造成晶體不同工作狀況，大部份之線路，即由各不同工作狀況之晶體所組成。然則上述之情況，只是靜態情況，大部份的線路，除了像揚聲器輸入點之延遲開關外，所需處理的將是瞬變不已之信號，即有多般之工作狀況。以一定值電壓與電流用來測定晶體，將造成可觀之誤差，這也是為何市售三用表附加之hfe測量器不能信賴的原因。為模擬晶體在實際情況下之工作狀態，必須使晶體工作在不同電壓與不同電流，其工確性將與取樣的數量和範圍成正比。方便而實用的做法，是在只NPN晶體之集極加入連續可變的電壓，並以依一定級距增加之一組偏壓電流加入基極，則晶體將表現出一連串的工作特性，此種模擬特性在相當範圍內，有極佳之準確性與可信賴度。 線路說明本機所提供之原線路與圖一線路相仿，仍保留了原線路中之優點部份，即鋸齒波發生器，二進位編碼器與階梯電壓產生器，僅就電壓到電流[V-I]轉換器，鋸齒波放大器加以修改，使得完成後之本機在相當大之範圍涵蓋下，可以測得NPN PNP 雙極晶體與N-CH P-CH 場效晶體，除了觀測晶體的Vce對IC之特性外，進一步經由適切的配線，可得其他工作情況之特性曲線[這部份應由使用者之巧思決定，本文不擬介紹]。最後是，只要你願意，它也可測得Zener之崩潰電壓，作者因不重視這一部份，線路中並未加入相應之工作線路，故只能得到Zener電壓而非特性曲線，並且其在示波器上出現之圖形與尋常Zener曲線也稍有不同。 在了解本機前，作者應先引導讀者對圖一之精華部份作一巡禮，俾有意試製之讀者能了解原作者所設計之工作原理。 前文提及，晶體之集極[或FET之D極]。應加入一連續變化之電壓以提供不同之Vce[或其他工作狀態下之偏壓]，適合這種要求之電壓波形不在少數，市售品所採用的不外兩類，一類使用交流電壓經整流而未經濾波之紋波[即半正弦波電壓]，掃描電壓由小到最大再回到最小，其變化是非線性的;另一類使用主動線路產生之鋸齒波，掃描電壓由最小到最大依線性變化。本機所採用的是後者，即線性變化之鋸齒波掃描電壓。 圖二
使用CE555 IC可以輕易地產生完美的鋸齒波555IC被廣泛使用的程度，如同OP AMP中之741IC一樣。我們除利用555來產生鋸齒波以外，並以其同時產生之方波[555第三腳]用來推動後續線路—這個鋸齒波與方波是同步的，亦即555之第七腳每產生一週鋸齒波，第三腳便同時輸出一週方波，至於波的頻率，則由外拉的電阻電容值控制，根據廠商所提供之資料，555 之振盪週期是tc=0.693[R4+2Rb]．C，Ra即圖一中之R1+R2，即200K的電阻，RB=510歐姆、C=0.01μF，代入後算得tc=0.693[200k+2X0.5K]X0.01μ=1.4mS，所以即求得鋸齒波之頻率F=1/TC=715HZ，改變這個電容或電阻，即可達到改變頻率之要求。在一般使用上，Ra通常只是一只電阻，並不如圖中一樣分裂成R1與R20次可以如此，讀者不妨對照圖二之線路，裝過本SF101前級的讀者應該很熟悉皮對，ESS 廠的前級AMP在每一級輸出端都使用到它—這是一個標準而泛用的增阻線路，目的在增加R2之實效阻抗，使流過R2之電流為恒定，而造成恒流充電，這正是我們所需要的;一條筆直的電壓波形，在示波器上穩定的斜升而上，宜到上臨界電壓時，迅速放電而落至下臨界電壓，再充上升，再放電下降，如此遇而復始，形成所謂的鋸齒波形。由放555 之內部結構，設定其上臨界電壓為外加電壓之2/3處，下臨界電壓在1/3的地方，是以555 輸之鋸齒波，其峰值振幅只能有外加電源電壓之1/3，當VC=+5V時，輸出波幅12/3V，宜流位準從+12/3V~31/3V，圖一之VC為+15V，故輸出為+5V!!10V，電壓既低，也無電流輸出能力，自然不可能宜接使用來掃描晶體，不過我們的要求已然完成。 NE555向後接之CD4024送出715HZ之方波4024是一只二進位計數IC，接受555之信號而動作，資料顥示，它可有七隻腳作為輸出，為了配合CD4051，只使了前三隻腳。CD4051是只具有如同4066/16類比開關之C-MOS IC，它有三隻二進位輸入，八隻可以輸出入的通道和一隻共用的輸出入腳，這和一只八段的選擇開關差不多相同，信號可以加到那八隻腳上，而由共用腳輸出。也可以相反方向使用，只不過尋常的機械開關是使用手動，速度極慢，CD4051但是電子開關，有千百倍於手動之開關速度。把CD4024與4051合起來一說明，我們要從555之第三腳引出方波之目的，便是要用為CD4051之開關訊號，但是555之輸出方式合於CD4051之輸入要求，4024便擔任這種工作[和你要美國去，需換臺幣為美鈔的情況一樣]，當4051動任時，八隻通道之接通，通常是按13、 14、 15、 12、 1、 5、 2、 3、 4 之順序，如果我們在這八個通道上放了八種不同信號，其共用端將依序出現這八個訊號並且遇而復始，循環不斷由於推動信號來自555，所以每個通道接通的時間也是1.4mS，循環不周需1.4X8=11.2mS[通道與通道間之停留時間不計，因它實在太快了]，亦即是在1秒內。這個開關可以循環拉通90次，為了需要，我們安排了一組宜流分壓網路，把八個分壓點分別接到4051之八個通道，因為希望4051輸出之電壓變化是循序的，因此相鄰兩分壓點間之電位差是相同的。比如說1V，則當4051一旦開始動任，第一個電壓出現1.4mS後，比這電壓高或低1V之第二個信號接著出現，再1.4mS後第三個信號…，從第一個信號出現到第八個信號消我，剛好11.2mS，這八個信號是先後出現，而非同時，但是關關實在接得太快了，在我們感覺裏頭，彷彿同時出了八個訊號，同示波器觀察的話，它是一組像樓梯般遞升或遞降的圖形，我們稱之為階梯訊號。 圖一中繪出之階梯圖形是錯的。原圖既將4051之第13腳穴排在最高電壓，13腳在一完整循環中後最先被接通之通道，故形成之階梯應是遞降圖形，宜到0V為止[因為第4腳接地]，示波器即如此顯示。 為了測各類型久晶體，階梯壓之梯度不應該是一成不變的，我們可做不同之規劃，使階梯之梯度可相相當程度之變化。例如，常見FET之特性曲線圖中，每一條曲線通常依序如此標示著：0V，-1V，-2V…，這表示加到FET閘極之階梯電壓，每一階之高度差為1V，適切地按排4051是C-MOS IC，天生具有幾近於無限大之輸入阻抗，不可能向外界[偷入]可以查覺的信號電流，這予我們在設定分壓網路之電阻值時，可以不必考慮4051會產生加載效應，拖垮分壓網路預為設定之電壓，我們希望階梯電壓之每一階有相同高度，所以從4051之第13腳至第4腳間，插入7支相同阻值之電阻，這7支電阻可大可小，小了會消耗太多之電流，過大了固然沒有熱耗顧慮，但太小的電流使它很容易匹配後續線路，圖一線路中安排為100歐姆。算是相當適合的，在每階1V時，消耗電流10mA，即使低到每階5mV，仍有50μA之電流，可分一杯給後續電路而面不改色。 再回到原來之分壓網路，從R6至R11之串聯阻值為700歐姆，在電源電壓為15V時，令R4=50歐姆則VR6=VR6=VR11=2V，R4為299K時，階梯高度降為5mV，我們希望每阰電壓成1-2-5順序排列時，可用一只多段選擇開關，把R4分別設定為299K、3K、 149.3K、 74.3K、 29.3K 14、3K 6.8K、 2.3K、 800、 50歐姆，則每階電壓即為6mV、 10mV、 20m、 50m、 100m、 200m、 500m、 1、 2V，然則你馬上能了解，2V之階梯高度是不切實際的，這意味4051之第13腳將送出高達14V之電壓，你將因找不到適用的IC來接受這麼高之輸入電壓而大感苦惱。較適當的最大梯度不應超過1。5V則最大階梯電壓值[第13腳]不過10。5V幾乎大部份之OP AMP 都可以接受，在這種情況下，R4應從50歐姆正為300歐姆 以上是圖一中作者保留使用的部份，接著便是應該修正的部份了，第一個問題是：4051後面該接什麼? 不論將4051之輸出拿去作什麼用途，作者以為，應先給它一只緩衝IC，將4051與外界隔紹開來;4051只要負責製造階梯電壓即可，其他工作完全由這枚IC來應付[外國不是有相當普遍之經紀制度嗎?這只緩衝IC便是經紀人IC]，由IC之輸出才考慮要做什麼工作，我們希望拿它來加在晶體之控制極，即雙極晶體之基極或場效晶體FET之閘極;但由放BJT與FET是兩種截然不同的主動元件，FET是壓控元件，只要有適切之閘壓即可作，這表示緩衝IC之輸出己可直接加入FET之閘極為控制電壓;但是BJT是流控元件，依輸入電流而作，宜接把階梯電壓加入基極是不智的，雖然緩衝IC有輸出電流之能力，但可以預見的是，在低的階梯電壓下，晶體根本不能動作，為滿足BJT之要求，加入一種稱為V-I CONVERTOR的線路是必要的，將這變換器插在緩衝IC與BJT閘，將自4051之階梯電壓轉變成階梯電流，送入BJT之基極同階梯電壓送入FET之閘極一般。 其次是。PNP與NPN在極性上恰好相反，N-CH FET 與P-CH FET 也相反，單一極性的階梯電流與電壓根本不夠使用—這提示我們還得加入一級反相器，並且放置在緩衝器與V-I convertor之間。 再一次回頭來看V-I convertor。圖一所提供的線路，一只IC加四枚電阻，再簡單不過，但是設計者顯然再度疏忽了—它是一只反相的V-I CONVERTOR ，當加入正的電壓時，它將輸出負的流。若以圖一之情況，希望以此 convertor之輸出作為電流源，則晶體應換為PNP[當然連掃描電壓也得變]，否則convertor前面至少先加一級反相器，使正到零之階梯電壓轉為負到零之階梯電壓，如此才能產生正到零之階梯電流。 反相V-I convertor之輸出電流，在四支電阻皆為R，而輸入電壓為V時，輸出電流為I=V/R，改變R值可以產生不同之輸出電3流，如前述，若階梯電壓為5MV，10MV…2V，則因R=1K，故階梯電流為5μA，10μA…2MA。 作者沒有使用圖一之V-I convertor ，並非有特殊原因。包括該convertor不好用之因，非也，絕非如此。作者使用的convertor 與上述的恰恰相反，是一種非反相V到I convertor[如果這名稱可以成立的話]。非反相V到I convertor，顧名思義，是輸入正的電壓，則輸出正的流，這是作者在師大學報的那一篇文章中記得的線路，如圖三，是作者所使用之非反相v到I convertor結構圖，這個convertor的輸出電流，在輸入為v時，I=VXR2/R1XR3 設R1=100K R2=10K R3=100歐姆則輸入前述之階梯電壓時，它同樣可輸出5μA，10RA，…2MA之電流，而非反相convertor則為正到零之電流。 圖三
到目前為止，我們己在CD4051之後加入三只各不同功能IC來取代圖一中之V-I convertor，依連接順序，應如圖四才對。 A1、 A2、 A3之使用與否，應視待測晶體而定。以NPN而言，它而要正的階梯電流，所以它使用A1與A30 PNP 負的階梯電流，所以A2也而加入使用，N-CH FET而要負的階梯電壓[事實上不盡然[，應使用A1與A2。P-CH FET則只要A1即可，因此。我們應使用一只多路選擇開關，就不同之待測晶體，，適切地決定A1、 A2、 A3之取用與否。 最後，便是鋸齒波放大器了，從NE555之第七腳輸出之鋸齒波，其Vpp值只有5V，即+5V~+10V，經過Q1後，其直流位準易為+4.4V~9.4V，振幅不變。圖一之中之放大部份，在考慮晶體極性之情況下，其安排尚稱合理[就NPN而言]，然則，一旦面臨實際情況，原設計勢必大幅修改以符合實用要求—正確而足額的掃描電壓，足夠的輸出電流，在一般晶體之特性曲線圖上，由Vce在超過某一個數值後Ic便趨向穩定之事實來看，我們不一定需要很高之掃描電壓，但是十幾二十伏特的輸出[比如音技73期內的那一部掃描器]毋乃稍低了些。作者寄望於一個鋸齒波放大器之輸出能力是：至少30-40V之掃描電壓[這電壓對一般晶體而言，即使不加保護，仍相當安全]，不低於0.5A之輸出電流，這些要求都不是IC能作到的，唯有求助於普通放大線路。其次是，最好不必調整，即可輸出正向與負向之掃描電壓，這個線路只放大700HZ左右之鋸齒波，所以不必講究什麼頻率響應，也甭談失真度[但你不能把筆直的鋸齒波放大成檢波線路的S波形，雖然可用，但太過份了]，這條件，相信一般線性放大器都可做到。作者原先使用了本製作之SF105之PC板，實驗後才改用圖五之線路。使用OCL放大路作為鋸齒波放大器，在這裏不能說浪費[它自有好處，下將敘及]。當外加電壓為正負40V時，它有±35V以上之掃描能力，使用這個掃描電壓加到晶體上時，NPN與N-CH FET都應該使用正的掃描電壓，NPN與P-CH FET使用負的電壓，不應該懶於變換掃描電壓，而使整個由負到正之掃描電壓毫無顧忌地加在BIT之集極或FET之洩極而不管它們的極性，這樣將大大增加了待測晶體遭受到破壞之可能性。 圖四，圖五
作者原也考慮到使用移位技術，將輸入放大器前之鋸齒波位自+4.4V~9.4V移位成0~+5V或0~-5V之位準，再經放大器放大到所而之掃描電壓，如此一來，勢必要有一些調整手續，這並非作者所願。簡單不過的方式，是在圖一Q1之晶體之輸出端插入一隔直流電容，濾掉鋸齒波之直流位準，變成以0V為中心，正負2.5VP之交流波形，然後經前述之OCL線性放大到足夠的掃描電壓，比如正負40VP[80Vp-p]，為避免這個電壓整個加到待測晶體上面，作者在放大器之輸出端上加兩只二極體作整流工作，分別產生正向與負向之掃描電壓，其圖形如圖六。 圖六
要注意的是，整流後之掃描電壓，不正向抑或負向，其掃描時間都只有原先之一半，即0.7mS，換句話說，待測晶體只有半週時間接受掃描，另一半時間幾乎是處在休息狀態，雖然這並不表受測晶體將會更安全，但對吾人所欲知道該晶體之動態特性而言，半週掃描與全週掃描並無差異。 千萬不要使鋸齒波生削峰現象—寧可將鋸齒波放大器之增益略為降低，使鋸齒波輸出最大時也不玫被截峰，一旦削峰產生，便意味著待測晶體受高壓掃描的時間比常態下來得長久，自然地它遭受到破壞的危除性也相對提高。 綜合以上 述，作者實驗完成的線路如圖七所示，相對放線路的PC板如圖八。使用單面銅箔片。圖九為零件配置圖，為了便利辦認，所有IC，晶體及極性電容均己標明接腳或極性，這樣裝製時便不至於出錯。 圖七
圖八，圖九
圖十
照片二，三
圖七中之鋸齒波放大器所加之壓，係考慮市面上容易買到的30-0-30V之變壓器著眼，最大掃描電壓預計為正35Vp，如果晶體之耐壓許可，可以提高供電壓以增加掃描電壓，但必須修改R36與R41之值和放大器之大位數，同時也需要調整R46與R47這兩枚降壓電阻，使穩壓IC之輸入端不超過35Vp之掃描輸出已有相當實用性，部份晶體甚至不能承受此電壓，因此鋸齒波放大器之輸出幅度必須受到減電位器VR之控制;雖然掃描電加到待測晶體之前先經過適當之保護電阻RP[應依實際需要選定]，但作者以為仍然以加上這只VR為宜，萬一你誤認了極腳，但只要掃描電壓尚未輸出，你仍有機會改正錯誤而不玫損壞晶體，本電路之電流輸出能力，係著眼於中，小功率晶體為主要對象，作者猜想你不會有很多錢一下子買幾十只2N3055/MJ2955或MJ15003/4回來掃描挑選，但中小功率晶體比較便宜，一次1花100 元可買到十幾隻MPS9633晶體，當掃描D669、 D760這種20~30W之晶體時，本機依然能勝任愉快，如若不然，你可以在Q4、 Q5之位置，併接一對甚或多對同型晶體，提高輸出能力，或者是，找一對更大功率晶體如2N3055/MJ3955拉成如圖十的樣子—作者在PC板上己預留了改裝的位置，你只要切掉Q4、Q5至正負電源之銅箔，RX、 Q6、 Q7依圖十的樣子接上[Q6、 Q7自然不是在PC板上]，這些工作甚至不必更動PC板之任何一只零件即可完成。Rc之大小，可以視你需要Q5、 Q7在何時投入工作而設定較大之Rx值，可使Q6、 Q7在靜態時即己導通，否則使用較小之Rx值，可使Q4、 Q5之輸出達到預定程度時，Q6、 Q7方才加入工作—毋需擔心此學會造成多少交叉失真，線路之要求確只如此而已—作者建議你將Rx設定為5~10歐姆，這樣當Q4、 Q5的輸出達到60~120mA時，Q5、 Q7方才導通，120mA之電流用來測1W級的晶體已然綽綽有餘，毋需殺雞用牛刀的將Q6、 Q7拖下來工作。 照片四，五
裝機一旦了解本機的工作原理，裝製本機即成為輕而易舉之工作，除了VR1與RP外，圖七中之所有主動，被動元件已全數納入一片11X15CM之PC板中。作者對PC板所作合理之設計與本機毋需任何調整之優點，差不多可以保證你在完成後即能正確動作—作者對裝製本線路之唯一建議是，本機為示波器輔助設備，屬儀器級工具，首重的是精密性與恒久不變之特性，故零件晶質應受到考慮;所有主動元件全部使用正廠零件，R1~R16 R21~R28 R20~R32請使用誤差小的電阻。 A4之加入旨在提高輸入示波器入真放大器之靈敏度，此亦係作者從師大學報中參考面來，原作者使反相放大，作者以為不妥面改為非反相十倍放大，加入A4後，29之值較圖一中之射極電阻小了十倍，這樣可以減低在大電流掃描時，由放此電阻分壓太多而過份壓縮了待測晶體之VCE值，這是設計敏度時，R29可以更低，甚至到1歐姆。 唯一的問題可能出在一隻六段以上之選擇開關作者在圖七之全線路中未曾繪出，此即R1~9所需使用之階梯電壓選擇器S2[其在惍板之位置如圖十一零件表中所列R1~R9之值，係依前文所提5mV、10mV… 1V 、1.5V而設定，市面上少有可能找隻九段的開關，因此作者建議以下兩種方法。(1)將R1~R9接PC板上，依需要選擇很實用之10mV 、20mV 、5mV 、100mV 、200mV、 500mV 其相應階梯電流將為10μA 、20μA、 50μ、A 100μA 、200μA 、500μA 。(2)使用一隻六段開關改裝為12段開關，方法是將開關中壓著鋼珠的那個箕片，用小起子將箕片尾端之突舌挑起，宜到會碰到他物即成一隻可正反轉之12段開關，多餘的三段隨你安排，作者相信你能裝製本機，一定也能弄出一隻12段開關。 圖十一
使用辦明晶體種類後，旋轉S`至正確位置，將VR1轉到0之位置，使本機之相關部份與待測晶體的各腳相連接，並記得從待測晶體之集極成洩極，與A4之輸出端各引一條線至示波器之水平， 放大器[不到圖形]，一切就緒後，調整VR1，示波器應出現圖形來了，PNP晶體之圖形跟NPN是剛好上下顛倒而左右相反的，習慣後對於觀測應無困難才對。 照片六
一般而言10、20μA適合量像2N5210 MP9633這種晶體，50、100μA適合於像2D667、 2N5415這種1W級左右的晶體，至於200、500μA己足以測30W以下之晶體，在500μA時，最高階梯電流為3.5MA如晶體之HFE為1009990女上，其集極將流過350MA以上的掃描電流，這時候便應注意釔量時問勿持續太久而危及晶體，即使晶體無恙[通常不玫於那樣脆弱，勿過分擔心，晶體也會因溫升之故將可能使特性曲線產生移轉變化，而使參考價值打了折扣。 零件表
適合於FET之掃描電壓，概略從100MV起至1.5V止五種階梯電壓，針對不同類型之FET，應週選擇不同之階梯電壓，以更接近實際的工作條件。 |
