dl_rec.htm 歷年 數位邏輯(dl) me121 數位邏輯實驗 me123 實驗內容及評分項目 紀錄 rev tlyeh 94,4,7 95b14 96117
lock.htm template 92,a,16
要修改本檔案
下面這個表格,
,
鎖定
,
修改本檔的權力,
修改完成時
填入解除鎖定欄,
我是建議
要修改的人直接在 sparc 上 修改.
填寫時間的格式 MM/DD/HH:MM
●◎§※○㊣『』「」【】（）〈〉＜＞＝‘’“”；：、，。！？•→←↓↑－─│┌┬┐├┼┤└┴┘﹪＄¥£℃＆
鎖定修改人
*** TLY
|
鎖定的時間
YY/MM/DD HH:MM 96,1,17 12:09
|
解除鎖定 的 時間
YY/MM/DD HH:MM 96,1,17 12:12
|
目錄:
#tool-box: 學生自備 工具盒的問題
實驗內容 及 評分標準:
#template、
#m121f93l、
#m121f92h、
#m121f91l、
#dl_f90、
學校 選課系統 http://course.adm.ncu.edu.tw 上 所公告的 課程大綱:
#template_course、
#m121f92_course、
#m123f92_course、
----
#tool-box
作者 tlyeh (aliang) Wed Jan 17 10:33:09 2007 看板 MeNetManager
標題 網管寒訓學員 及 下學期電電實驗AB班 應買小工具盒
推 tlyeh:網管&電電實驗 應該每個人買一個工具盒吧
Pro‘sKit 1PK-930N 良興$494會員 源達(上次批購)$480 都可訂購
團購的話 負責同學 看看 如何殺價吧
中壢良興在Nova 4934123, 台北源達在光華02-23966662x11 我和 阿桃 & lisa 較熟
因為大家都不好好保護公物 配件折損遺失嚴重
電電實驗室 和 網管 都不再提供 小工具盒 (這個型號的品質不錯 很好用)
參與的同學 應該要 統籌訂購 買一次 以後自己可以常用 (在盒上 刻上自己的名字)
→ tlyeh:數位邏輯 上學期 已經要求 每組自購一盒
→ tlyeh:建議 網管寒訓學員 下學期電電實驗 A B 班 要進入實驗室的 亦同
#template
******* BO begin of #template extracted from template.m **************
...
];
******* EO end of #template extracted from template.m **************
#m121f93l、
******* BO begin of #m121f93l extracted from m121f93l.m **************
%m121f93l.m rev tlyeh 94,3,11 4,6
%
http://course.adm.ncu.edu.tw/crs/rollcall.php?crs=33004 m121
%
http://course.adm.ncu.edu.tw/crs/rollcall.php?crs=33005 m123
%
http://course.adm.ncu.edu.tw/crs/rollcall.php?crs=33005
%
TA評量實作能力 in x1 & xf, 實驗報告
%
組別: 1~9 A-10 B-11 C-12 D-13 E-14 F-15 G-16 H-17 I-18 J-19 K-20 L-21 M-22 N-23 O-24 P-25 Q-26
%
xfl: 助教對示波器的初始設定 trigger_mode-normal var_adj_(ch1_ch2_sweep)-亂調 VERT_mode-ALT trigger_source-EXT coupling-AC position-不動 (若調到外面去 靠beam_finder)
%x1l: [組 梯, xfl:[組 梯,
% 會看電阻色碼 示波器使用: trigger mode 是否調到正確/可顯示的位置
% 會使用麵包板 Volt/DIV sec/DIV (?)
% 會使用三用電錶(電壓,電流) 微調是否歸回到cal的位置
% 示波器使用: , trigger(mode,slope,level) Vert_mode-chop(使ch1_ch2同步)
% Volts/DIV(CAL是否規位) trigger source 設定正確
% Time/DIV(CAL..) coupling 設定正確
% Ch1,2同時顯示(Alt,Chop,X-Y) 實作部分: , 是否接了線
% Position(垂直,水平) 電路是否完成
% 歸零 是否開始可以看到訊號
% 產波器使用: , Amplitude 是否開始紀錄訊號
% Frequency 訊號是否接近正確
% Offset ],
% 電源供應器使用: , independent
% series/parallel
% 調整輸出電壓電流
%
],
% 實驗報告: [3紀錄不全但有/做得出來的樣子 5有圖有data正確 7詳細重點有實質心得] [l1 l2 l3 l4 l5, l6 l7 l8 l9 la]
%
動過手的贏 實作->驗證。 實驗設計->預估->紀錄->估算->驗證。
%
in http://www.cc.ncu.edu.tw/~ncume_ee/tlyeh/voicelst.txt .cvs錄音檔案的播放
%
http://www.cc.ncu.edu.tw/~ncume_ee/tlyeh/yeh94330.cvs 學生數位邏輯dl93f 成績只得18分 家長來電 回電談到我所認知 學生為什麼學不會 以及 從考卷及期末考問答中 判定 學生的心態及問題 約 學生個別會談輔導
%
http://www.cc.ncu.edu.tw/~ncume_ee/tlyeh/yeh94331.cvs 學生數位邏輯dl93f 成績只得18分 和學生會談輔導 父母都來了 對 學生的困難做一些探索(覺得不是做得很徹底)與建議 建議重修及其他相關實作課(微控)該怎麼唸
%
% L1:
●(一步一步帶)實驗室規矩、清點工具、儀器使用(多功電錶 麵包板/插線盤 工具盒 訊號線)、焊接、整理維修線材
●教學目標、設計的概念、看事情的方法角度學習的方法習慣、光機電生涯職場角色、光機電課程規劃A+B+C+D、[以此要求學生老師是需要相對的付出代價]我們要訓練的是專業人才不是普通人才，光機電系統架構儀器設備，manual: user's->programmer's->reference->data_sheet->specifications，王迺愨:有獨到的技術內涵(邏輯)不怕別人抄
●課後要求「同學要筆記老師所說的，要做筆記否則會忘」
●實驗報告:文以載道、心得、經驗、紀錄實況以便別人可以重做、實驗做完，做完數據分析，參數估算，理論驗證，補上經驗與心得，就可以繳，不必再花時間打字。
% L2:
●(一步一步帶)vi~vo 數位邏輯IC元件的輸入與輸出電壓的關係 類比量的數位化 '04 IC的使用
●IC供應電源、功能、腳位、IC規格、data_sheet、輸入輸出電壓電流、儀器使用{直流電源供應器、示波器(標準訊號源 週期訊號 重複掃描的原理 觸發{level/slope mode source ALT/Chop} time/DIV x-y 輸入耦合{DC/GND/AC} 顯示的座標原點-0V的位置 微調與calib的位置)、產波器(隨時間變化的週期性函數 週期性訊號的參數:{週期 振幅 偏壓 duty 相位})}、
●實驗報告(續): 實驗設計 要看什麼 怎樣才能看得到 安全/規格的顧慮 示意圖 接線圖 選用的元件{編號 標示 額定規格 實測參數值} 紀錄訊號圖{重要座標 0的位置} 數據分析 實際功能參數的估算 與標示規格相驗證
% L3:
●(一步一步帶)LED的亮與不亮 與 其電路特性 v~i關係 計算限流R值(實驗前的設計先用一般規格值做保守的估計) 得到實驗數據之後 再做 教精確的設計
●用LED做TTL邏輯狀態的指示燈 只量TTL輸出H/L時 接LED 不亮/亮 時 之 v i (多功電錶 DCpower 量電壓 量電流)
●用 示波器x-y 看 LED 的v~i圖 及 不亮 亮 極亮 的 工作狀況 分界 分段線性化 參數 (提醒 var cal 訊號圖 0的位置 重要座標)
% L4:
●用 '00 '04 做成 加法器 功能測試-測試訊號設計 真值表驗證
●毛毛蟲現象 輸入從01->10時 時間的相關關係 延遲時間 tpd 加電容的作用、 chop v.s. ALTernate 模式掃描 trigger source EXT 的使用 公共時間參考訊號 時間對齊 紀錄多個訊號的時間/時序圖
●查線、除錯的邏輯、思考、推理、判斷、排除、篩檢、溯源, 助教只可動口 不可以動手
% L5:
●'74的功能表的驗證 tpd
% L6:
●'00 '04 '74 2 bit 計數器, 正常功能驗證, 最高計數頻率 預估、驗證
% L7:
●R/S F/F 之賽跑現象
●'74 之 setup time、 hold time 之量測
% L8:
●水位控制器 邏輯部分 (? 感測、驅動部分 -> 電路電子的教學內容) 和 助教接好的 上下水槽 感測 驅動 電路相接 實際測試, 測試功能的程序, sensor failure 形成 燥動 / 水錘現象 的 故障/接線錯誤
% L9:
●static / dynamic hazard (以 ? 為例)
% La:
●error recovery: redundant transmission lines 設計實作
% 其他: CPLD programming and testing, 簡易數位電錶 (DAC chip 七節管), CCD photo diode array driving, interface protocol - ISA 介面, etc.
%
’“”；：、，。！？•
%
94W微控制器課 是1否0爭取實作 -1未修, 是1否0錄取, 其他重修微控者91303006 23 25 29 37 43,92303011 17 40(w/uclab) 41, 1 1 <-[爭取實作, 錄取] 94,4,3
%
有沒有修微控? 轉學生 92302100? 92602037?
dl93xl=[...% 94,4,3
93300000 1 [-0 -0,0 0 0,-0 0 0 0 0 0,-0 0 0,-0 0 0], [-0 0,-0 0 0 0 0 0 ,-0 0 0 0 0], [-0 0 0 0 0, -0 0 0 0 0] 0 0 % 0
93301000 1 [ 0 1,1 1 1, 1 1 1 1 1 1, 1 1 1, 1 1 1], [ 0 1, 1 1 1 1 1 1 , 1 1 1 1 1], [ 5 5 5 5 5, 5 5 5 5 5] 1 1 % 100
...
];
******* EO end of #m121f93l extracted from m121f93l.m **************
#m121f92h、
******* BO begin of #m121f92h extracted from m121f92h.m **************
% m121f92h.m m121數位邏輯 作業 m123數位邏輯實驗報告 期末考用的筆記 的分數, 以及總成績計算, rev TLYeh 92,10,3 93,4,8
% call m121f92f.m which in turn calls m121f921.m, calls mymatlib: showgrad() shiftsca()
% 抄襲的 所有相同的 得分都折半計算: h6 (0 2 0)*0.5=(0 1 0){02 03 04 05 28 }, L4(3 5)*0.5=(2 3){5&6|14&29&32|15&18&37}蕭固根 男 2A xf_n影印林俊佑的,
%
%h1: [3 3] "舉三個例子 可以以真值表 表示 事情發生的可能性/狀況/決策的情況", [各1], 有比較深入的觀察 有變化的[各+1], [max6]
%h2: [2 3 3 2 (2)] "設計一個邏輯電路 來取代 Omron61F水位控制器的下水槽控制功能" "功能敘述/規格" [2], "真值表與布林代數式" [3], "邏輯電路" [3], "感測器接線" [2], ("狀態分析" [2])
%h21: [4] "老師從開學到現在 講過的 唸書的方法" 2_只有基礎或感性言詞 3_有相當的自主性的實際做法 4_有相當詳細的做法 分科論述 資料詳細
%h3: 3.1 [3] "2*cos(2*pi*t)+2 and through pot divider to get *2/3, both through a buffer gate respectively, then to both a NAND and an XOR, plot timing diagram of every line".
% 3.2 [3] "timing diagram of a clock and it's inversion by '04 sent thru a NAND, assuming tpd'04=30ns, tpd'00=30ns"
%h4: 4.1 [3] "兩個NAND構成的R/S F/F時序圖 兩個的tpd分別為10ns及5ns"
% 4.2 [4 5] "從Texas Instr TTL databook 找到 '74 示意圖, 試繪其 edge trigger 的時序圖[4] 及 狀態轉移圖[5] 以便理解其功能的原理"
% 4.3 [3] "試以狀態轉移分析 下水槽水位控制電路 的邏輯功能"
%h5: 5.1 [3] "設計2bit counter", [3];
% 5.2 [5] "收集家電的邏輯/程序控制電路", [5]
%h6: [1 3 6] "懷孕機會狀態顯示系統設計" "時序圖 流程圖之時序 [1+2]" "流程圖 D用上次排卵日[3-1]" "電路示意圖[6]",
%
%實驗報告: 目的 電路示意圖 電路接線圖 實驗設計 元件參數值 重要規格 最大容許量及實驗設定參數範圍之預估 實驗數據 圖形及重要座標 從數據估算需要驗證的參數 實驗經驗教訓心得
%L1: [5] 多功電錶 (ohm V I), 選擇檔 接線孔, 注意 V & I 的最大容許規格 小心Amp孔 燒掉保險絲 燒壞電錶, 直流電源供應器, 插線盤, 不可夾元件腳 單芯線引線, 電阻色碼 量電阻值 電阻串併聯 兩端電壓差 流過的電流 誤差.
%L2: [5] 示波器 示波器內建標準輸出訊號 之顯示與紀錄 (讀出的時間與大小需正確/符合規格) 產波器的使用 產出訊號的顯示 紀錄調整的步驟 產生並記錄 (-0.5~4.5)V 數位訊號
%L3: [5 5 5] LED 的驅動電路 及 在方波下的顯示 功能是否正常的檢測 用LED顯示做邏輯閘的簡易功能檢測 [5], vi~vo x-y (用sine 頻率不能高) [5], y(t) tpd 有LED負載下的tpd延長 [5]
%L4: [5 5] R/S F/F 電路圖 狀態轉移分析 [5], 其中一邊加用兩個'04閘 使延遲明顯 來看賽跑現象 [5], 後續加上inverter後才接LED
%L5: [5 5 5] 往上2bit計數器 設計 示意圖 接線圖 狀態轉移圖[5]. 時序紀錄 [5], +2_tpd +1_max count +2_電容之延遲效應 [5]
%L6: [7 3] 下水位控制器 +2_邏輯設計 +1_狀態轉移圖 +2_驅動電路圖 +2_驅動電路設計 [7] 測試流程[3] {水位感測比較電路, 電鐸線圈 電晶體驅動電路, 電鐸接點 NO NC, 水幫浦馬達電流}(電電時才做分析設計)
% {(g22)5 6|(g?4)17 38 39|(g3)28 36|(g9)30 31|(g5)(4) 34|(g23)35 41} L3,L4,L5,L6{g5:034獨自, 無04} L5,L6{g?:035獨自, 無41} L4{g10:046獨自, 無40}
%
%xf_N: [6] 期末考的 A4筆記 2_半頁 3_3/4頁 4_有相當份量但未完整 5_完整 6_完整且詳細
m121f92hl=[ ...% template
...% g, h1 , h2 ,h3 , h4 , h5 ,h6 , L1,L2, L3 , L4 , L5 ,L6 ,xf_n,h21; %
92303100 -0, 3 3, 2 3 3 2 2, 3 3, 3 4 5 3, 3 5, 1 3 6, 5 , 5, 5 5 5, 5 5, 5 5 5, 7 3, 4, 6; % full
92303000 -0,-0 0,-0 0 0 0 0,-0 0,-0 0 0 0,-0 0,-0 0 0, -0,-0,-0 -0 -0,-0 -0,-0 -0 -0,-0 -0, -0, -0; % 0
...
];
******* EO end of #m121f92h extracted from m121f92h.m **************
#m121f91l、
******* BO begin of #m121f91l extracted from m121f91l.m **************
%m121f91l.m lab_report of digilogic ME121 F91, rev TLYeh 92,7,1 7,22
% 學期平均成績結算方法 請看m121f91f.m
% 實驗報告成績評定之大原則: 預報[使用電路 電路設計與顧忌 目的 接線圖][4] [元件選擇與電路特性 數據紀錄 測試訊號規劃 功能驗證 經驗與教訓][6] % (電電實驗報告才這樣要求: 預報每個人各繳一份, 結報 每個人在自己負責的部分簽名 註記 分工的狀況).
% *** 重要的問題: 不知訊號要接地,
% L1: 基本電子儀器使用, LED & v~i圖 (小心 示波器的共接地點 與 產波器的接地點分離) [2]正確, [1]標示 不亮 微亮 很亮, [2]接線示意圖, [+1~+3]經驗 (不知訊號要接地 輸入輸出訊號取出與接法)
% L2: logic level definition of a TTL component [2]vi~vo ([2]vi(t) vo(t) timing diagram 時間軸要對齊 用 chop模式 掃描 座標標示, [2] vi(t) = 2.5*cos(10^3*2*pi*t) + 2.5 FG產波器設定), [1]x-y mode 之下 兩軸放大器的頻率響應 frequency response 不同 高頻(多高以上)會有相位差, (量電壓用兩端點 共用接地點),
% (fan out capability (output equivalent circuit) LED driving circuit design),
% L3: down counter I: design implementation ([1]truth table - Kanaugh map -> [1]Boolean expression -> [1]schematic circuit diagram -> [1]wiring diagram) and functionality verification - [2]test signal pattern design 怎樣的紀錄可以驗證功能是完整與正確, [2]timing diagram recording 時序對齊
% L4: down counter II, performance testing, propagation delay and highest counting rate, ** wave form shaping: attenuator RC proportionality match, 觀察與紀錄訊號間的時間要同步 [2]gate delay (每個1分), [1]critial path delay, [2]capacitive loading delay, [2]亂步的發生紀錄 critical transition
% L5: redundancy error correction circuit design and propagation delay due to capacitive loading, [2]設計, [1]電路圖, [2]正確傳輸的狀況下 timing diagram 紀錄訊號的 delay, [2] capacitive delay 及 發生傳輸錯誤的頻率 及訊號圖, [1] error monitoring circuit design
% L6: 實作 考試的題目 sine wave 1/3 2/3 pot division 分別輸入給兩個TTL's 由紀錄下來的輸入輸出的timing diagram 得到 vi~vo 之關係, 再和直接量到的紀錄下來的vi~vo圖來比對 [1]電路圖, [2]timing diagramin FG的設定, [2]vi~vo, [1]由 timing diagram 推出vi~vo圖 與 直接觀察到的圖相比對, [2]在分壓抽頭處先加個inverter再後送NAND的訊號紀錄圖
% L7: 需要用狀態轉換圖來分析的電路 R/S flip flop, racing, external trigger, recording synchronized timing diagram, state transition diagram, test pattern generation, 玩老千: [1]電路圖, [2]狀態轉移分析, [2]測試訊號設計 以便顯示所有的狀態的轉移狀況 ([2]可用2bit counter), [3]實測紀錄 時間同步 顯示賽跑現象 可以在一側多插入兩個反向器以增加 delay difference 使毛毛蟲現象更明顯, [2] debounce之現象與應用R/S FF來作防制
% L8: water level control I: sensor to logic and logic part design implementation and testing, [2]功能描述->真值表, [2]狀態轉移分析, [1]fail save assignment, [1]測試設計, [1]實作測試紀錄, [2]故障模擬圖 e.g. 感測器長短接錯 造成水錘現象、 fail to short / open,
% L9: water level control II: sensor - logic interface, actuator driver design implementation and testing: (水位電極棒 感測 轉換成TTL邏輯電路電壓準位 沒叫學生接), relay 線圈用電晶體驅動 電路圖 (許多組把電鐸線圈接E與接地 而應該是接C及VCC): [1]線圈電阻 額定電壓->[1]電流 [1]電晶體hFE ICmax, [2]TTL fan out: IOH IOL VOH VOL -> [1]IB, [3]多功電錶量 TTL Vo 電晶體 VBE VCE (應有 on/off 兩組值), [3]算IB IC IC/IB 與hFE之比較與討論, (fly wheeling diode ID_surge)
% La: CPLD: H bridge DC motor driving circuit, directional control and travel limit switch logic: BR BL (button to move Right/Left) SR SL (limit Swith at Right/Left end) STOP INItialize, [2]真值表 [2]狀態轉移分析圖 -> [4]CPLD programming port definition logics -> stop/go DIR{R/L} -> [2]decoder for H switch 4 transistor base control signals SW1H SW1L SW2H SW2L, [4]test pattern/sequence design and test result record, [2]gate signal and signal over the load,
% La: (use two color two direction LED to represent DC motor, fly wheeling diode not necessary in LED emulated circuit => fly wheeling diode 避免反抗電壓打穿電晶體 )
% La: 當CPLD的動作是用clock驅動 [2]則需討論 clock frequency -> alarm STOP latency, H switch 驅動器 [2]小心上下直通造成短路的危險: slow on and quick off
% other thought: stepper motor sequencing, travel direction detect, one shot delay, CCD driving circuit, 可以放在光機電組電電實驗中的 a bus device with DMA & handshake e.g. ADC DMM on ISA bus, digital analog hybrid test circuit - transistor curve tracer, oscillator and magnetic circuit switching power, ...
% *** L1缺席{042鄭偉鵬 g1第四個, 023謝志欽 g2},
% *** {(020張成宇g1 在L8換到g6 L7 9 a), (028吳彥廷 L8 9 a), (032廖文王睿 L9 a),
% *** (005將旭豪 L9 a), (006陳畢帆 L9)} 簽名不在任何實驗報告上 判為缺席 0分,
% *** g4 L3 L5 報告沒繳,
% *** 880491畢業班 沒有 L9 a 的成績
% *** 實驗報告抄襲 完全一樣的 L4({3 5 B E F G}), L8({D 示}), LA({1 9 E} [B F])
xlr=[ % hydroxide 88049100, other ME-1A ID 913030**
...% group l1, l2, l3, l4, l5, l6, l7, l8, l9, la, 1~F15 G16 示範組17 瑞松單獨做18
1000 -0 6, 6, 6, 6, 8, 6, 6, 8, 8, 8 % full score
0000 -0 -0, -0, -0, -0, -0, -0, -0, -0, -0, -0 % zero score
...
];
******* EO end of #m121f91l extracted from m121f91l.m **************
#dl_f90、
******* BO begin of #dl_f90 extracted from dl_f90.m **************
% dl90f.m 數位邏輯設計 成績計算 rev TLYeh 91,6,26
% 來不及了 不能評分評得太細了 ...
%---- 備註
%發信人: tlyeh (aliang) @naiveage.me.ncu.edu.tw, 信區: NCUME
%標 題: 91F數位邏輯實驗將有限度有條件開放三四年級同學選修
%發信站: 中央機械純真年代 (Wed Jun 26 10:00:00 2002)
%
%經過 90F數位邏輯課及實驗的經驗發現下列狀況 而且實驗設備數目有限 老師精力有限 原來不開放高年級選修實驗
%現在做有限度的開放 以借重夠資格的學長的良好經驗 提昇新生的學習經驗
%
%有興趣的高年級同學 請做規劃 開學後可以來找我拿加選密碼,
% 以後每年應該都會遵照此模式執行 所以下學期二年級的同學不必急著加選實驗
%
%摘錄自 http://www.ncu.edu.tw/~ncume_ee/digilogi/dl_f90.m
%...%這些大三大四的學長對電路的實驗真的還頂清楚的, 從實驗三與四的報告可以看得出來, 電電實驗沒有白教!
%...% 然而低年級的跟著做 可能因為程度差太多 實作上並沒有學會 而且 學長可能為了要趕時間把實驗做完 其實並沒有真正讓低年級生有機會 慢慢的去理解與自己動手做,
%
%...%==>也許 91F仍應開放讓高年級(三四)選修實驗 但是不得動手 只能來指導低年級的做實驗,
% 實驗數據與實驗報告由低年級寫 之後由高年級簽證,
% 然後高年級指導同學需要做補充(輔導經驗與對實驗的關鍵點與建議),
% 計分 則高年級的分數是 低年級該組的的分數(總分10)加上補充部分的分數(總分5)
%
%考試部分 則仍然有一部份是電路設計的 只有高年級必須得分, 低年級若得分則是 bonus
%----
raw_x_34_100=[ % 高年級一百分
[20 20 20 20] [10 10 10 10 10 5 20] ];
raw_x_12_100=[ % 一二年級一百分, those concerning electric circuit design are not required of
[20 20 -0 20] [10 10 10 10 10 5 -0] ];
%*** digital logics lab scores
% grading standard and notes:
%網路上抓的資料要註明出處,
...%這些大三大四的學長對電路的實驗真的還頂清楚的, 從實驗三與四的報告可以看得出來, 電電實驗沒有白教!
...% 然而低年級的跟著做 可能因為程度差太多 實作上並沒有學會 而且 學長可能為了要趕時間把實驗做完 其實並沒有真正讓低年級生有機會慢慢的去理解與自己動手做,
...%==>也許 91F仍應開放讓高年級(三四)選修實驗 但是不得動手 只能來指導低年級的做實驗, 實驗數據與實驗報告由低年級寫 之後由高年級簽證, 然後高年級指導同學需要做補充(輔導經驗與對實驗的關鍵點與建議), 計分 則高年級的分數是 低年級該組的的分數(總分10)加上補充部分的分數(總分5)
...% 考試部分 則仍然有一部份是電路設計的 只有高年級必須得分, 低年級若得分則是 bonus
...% 一般評分原則: 8完整 (動機目的與理論之重點 設計過程 示意圖 接線圖 同步時序圖之紀錄 參數估算 數據分析), 9有詳細座標, +1~+3 有重要心得與建議
...% [lab9: 10*2 簡單的電壓錶: 匯流排時序的觀念 類比數位轉換IC的驅動與結果的顯示 ADC線性測試(直流電壓測 用三角波 x-y顯示) 類比與數位地線迴路雜訊干擾與防制 雜訊量->解析度規格], %ADC0804 七節LED顯示 共陰共陽 腳位測試 解碼編碼轉換 %參考: data latch, binary to 7 segment, timing control, one shot, hand shake, continuous running mode, loop time, 黃士豪張惠普用手機做雜訊干擾源,
...% [lab8: 10*2 簡單的邏輯控制系統: 水位控制器-只做下水槽 邏輯功能規劃 馬達狀態回授 自保持 狀態分析 感測器與驅動起的電路參數與規格之量測 變異因數之預估與發現 感測介面及致動器驅動 電路規格與設計 測試規劃 功能驗證], % 水面接觸棒 電鐸 比較器 輸出電壓準位的 轉移 (OpAmp負回授端接電阻到電源供應器的正端 提供負偏壓) 與 調整 (用單端電源供給的話 OpAmp輸出要能低到供應電壓的負端 才能有效的驅動TTL的Low) 變異範圍的設計計算(電極棒間距及浸水深度) 遲滯 電流放大驅動 並聯電鐸線圈之飛輪二極體 突波電流承受量 反向耐壓
...% [lab7: 10 時序狀態分析與RS正反器之賽跑現象], %RS F/F 分別輸入對狀態轉移的作用 紀錄狀態轉移圖 state transition diagram (註明手摸的影響), 輸入並接的結果 賽跑現象, 電容效應造成訊號延遲, 手觸感應(做老千), 平行線間距離 相對面積, LED不要接在回授的路徑上 電流負載會嚴重影響到延遲 %參考: RS F/F 一邊用三個NAND 另一邊用一個NAND, 在三個的那邊的第一個輸出由輸出加上電容 看第二個輸出的寬度 可以用輸入等效電路與電容值 加上輸出輸入的電壓相關性得到切換電壓 可以推估出毛毛蟲的寬度
...% [lab6: 10 靜態邏輯設計與計數器 D-Flip/Flop clear reset edge-trigger master/slave], %%8大致完整 (示意圖 接線圖), 9有詳細座標, -1最高計數頻率計算錯誤 % 各訊號在同步時間軸的紀錄, tpd of the critical path, 推測最高計數頻率, 注意 LED不能用在計數器的回授路徑上 其電流負載會嚴重增加訊號延遲, 視覺暫留的頻率 % 參考: 驗證 紀錄
...% [lab5: 10 TTL電路的時序關係及訊號的延遲], %8大致完整 (示意圖 接線圖), 9有詳細座標, -1沒有用ext trig 把訊號的時間圖都對齊在同樣的時間軸上 %運用 external trigger 觀察與紀錄繪製同步的多訊號時序圖 運用水平放大x10觀察nsec等級的時間延遲 tpd L->H H->L trise tfall (以後可以參考: attenuator 電容匹配對所觀察到的波形的影響 peaking/under shooting, 把delay兩個閘後的訊號在第四個閘NAND起來看"毛毛蟲", 加電容造成更多的延遲, 訊號線特徵阻抗 阻抗匹配 reflection echo ringing, 網路訊號, 如何量特徵阻抗, 用TTL做高頻CB放大器, 用兩個CMOS NAND做振盪器, 單擊電路)
...% [lab4: 10 TTL輸出等效電路 LED的電路特性 驅動電路的設計], %8大致完整 10完整 (大家都寫得不錯 因為電電做過了嗎?), %用示波器顯示LED的v-i關係及發亮的特性參數, TTL輸出的分別在 H & L 之v-i圖之判讀與理解(不容易喔)等效電路, 解簡單的電路, 據以設計驅動LED來以亮不亮顯示邏輯狀態的電路 串聯電阻元件可選用的範圍的計算
...% [lab3: 10 邏輯電路的觀念 輸入輸出的電壓關係 電路的邏輯狀態], %10完整(大家都寫得不錯 因為電電做過了嗎?), %TTL元件的 data sheet, 接腳, 電源 輸入與量取訊號 示意圖 接線圖, 用LED來顯示輸出的邏輯狀態, 確定與不確定的 誤差, 輸入輸出的邏輯關係, vi(t), vo(t) 的紀錄 用 x-y模式來顯示 vi~vo 的切換電壓門檻,
...% [lab2: 10 示波器與產波器的原理與使用], %8大致完整 9 10 詳細 及 心得 % 隨時間變化的週期訊號的圖形與參數, 產波器的調整鈕, 示波器的顯示原理 掃描模式 觸發 DC/AC/GND 斷路感應訊號 儀器的接地 相對參考電位
...% [lab1: 10 電路實驗室基本技術與規矩], %8大致都有筆記到網路上抓的資料要註明出處 9有心得與建議與注意事項 10完整的操作項目與注意事項 (良好的模式分工去寫 之後再互相補充 用電子檔就比較方便 或者 邊留寬一點 補充在空白處也可 不必漂亮 文以載道): 直流電源供應器 接地 多功電錶 麵包板 電阻色碼 錫焊 訊號線 標籤 實驗室儀器使用規矩 實驗報告寫作重點 教訓經驗 心得 感想建議
...% [labs0: 5 去抄冰箱的控制電路], %3 簡略不全 4電路元件標明 5有額定規格 6有元件解釋 7蒐集不同電路 8有電路功能解釋
...% 其他可參考的: (期末考)傳輸 與 錯誤恢復,
...% 十字路口紅綠燈自動控制(detect, timing & priority), CPLD 模擬,
raw_l_34_100=[ % 高年級一百分
-0 [ 5] [10] [10] [10] [10] [10] [10] [10] [10*2] [10*2] ];
raw_l_12_100=[ % 一二年級一百分, requirements start from lab4, because of initial add/drop transient
-0 [-0] [-0] [-0] [10] [10] [10] [10] [10] [10*2] [10*2] ];
******* EO end of #dl_f90 extracted from dl_f90.m **************
學校 選課系統 http://course.adm.ncu.edu.tw 上 所公告的 課程大綱:
#template_course、
#m121f92_course -> m121f95 @ dl_abet.doc 95b09 、
|
數位邏輯 葉則亮
教授
|
|
Digital
Logics
課程相關下載
|
|
課程資訊
|
|
| 課程流水號 |
33006 |
課
程 介 紹
|
| 課
號 |
ME121 |
授課內容：
靜態組合邏輯 (真值表布 林代數 邏輯閘)、 序向邏輯 (狀態轉移分析 可程式邏輯入門) 及 應用。
ref: http://www.ncu.edu.tw/~tlyeh/labtap_e4306.doc
ref: http://www.ncu.edu.tw/~ncume_ee/digilogi/dl_abet.doc ABET 數位邏輯與實驗 教學規劃表
附註：
※ 以 實作驗證 引導 理論分析及設計方法 的 理解與實用： 每一個階段的 理論分析都以實用的設計題目做為實驗目標，每週二的講課就先講分析設計方法及其應用實例，然後講解實驗實作及需要觀察紀錄與驗證的邏輯功能與電路特性； 晚上實作讓學生把課堂上講的方法與實作知識得以實際演練得到實作經驗； 實作中有助教老師逐段強調關鍵現象與實踐技巧； 週四一節課再將實作的困境再做一次解說。 希望藉由這樣三次的解說與回顧有效降低學習的門檻。
※ 每個實驗給功能規格、功能方塊、及電路圖， 要求觀察紀錄的訊號、該思考並回答的問題， 並報告自發探討的問題、自發設計與嘗試的點子、及自發查詢的資料。
※ 以知其然、實作經驗為主、啟發/要求自發性探討、學習：
* 學習的模式 方法 可能發生困境的模式、 困境的偵測覺查面對、 活學活用 互動討論 嘗試錯誤 探索領悟修正 實作驗證 測試訊號設計、 自我品鑑、 敢於要求 原來沒有的 功能 敢要->創意規劃。
※ [optional] 其他 可以參考引用 的 議題、例子：
類比物理量 數位化 的意義、 運用 電子儀器 測試 觀察 電子電路 功能、 電路除錯的邏輯思維、 數位電路元件 輸入 輸出 電壓 電流 延遲 特性、 電鐸 ladder logic diode logic、 各種 TTL 邏輯元件 的邏輯功能、設計的 應用 系統規劃 的 工程思考模式、 角色伴演 的 思考模式、 介面 感測 驅動 電路 的概念、 匯流排 介面 協定 位址 解碼 數據 讀 寫、 接地雜訊防治、 時脈產生器 單擊 類比轉數位電壓錶 PRBS數列產生器 ...
※ 搭配 實驗課題 進行推衍講解：
* L0：基礎I － 分組、線材、工具、直流電源、量度儀器、規矩、習慣、實驗報告。
* L1：基礎II － 交流訊號源、量測儀器、時間函數、數據紀錄。
* L2：類比與數位 － TTL-IC、同步時間函數顯示、x-y函數顯示、vi~vo。
* L3：數位類比軀動 － LED v~I~亮與不亮、數位狀態驅動電路設計。
* L4：靜態邏輯電路設計測試I － 二進位加法、訊號傳遞延遲危害與毛毛蟲。
* [optional] L4.1：靜態邏輯電路設計測試II － 訊號多副本傳輸與失誤回復、瞬態觀測。
* L5：序向邏輯電路I － 狀態轉移分析、R/S Flip-Flop （賽跑現象、自保持、記憶體必要功能）。
* [optional] L5.1：序向邏輯電路II － R/S Flip-Flop之debouncing作用。
* L6：序向邏輯電路III － 應用電路－計數器 （輸入控制訊號的修飾、各式Flip-Flop、Edge Trigger、Master-Slave、Preset/Set Reset/Clear、power-on initialization、setup/hold time）。
* L7.1：邏輯控制系統I － 水位控制邏輯設計。
* L7.2：邏輯控制系統II － 水位控制邏輯設計、感測電路、電鐸線圈驅動電路、系統實測。
* L8：可程式邏輯元件I － CPLD Verilog 概念、語法、模擬、開發環境。
* L9：可程式邏輯元件II － CPLD 輸入/輸出、程式載入、週邊電路。
* [optional] La：可程式邏輯元件III － CPLD 實用 七節管解碼、驅動電路。
* [optional] Lb：可程式邏輯元件IV － CPLD 實用系統 計數器、狀態機器設計法、走馬燈、匯流排。
※ 本課程以目前的方式經營，已經必需投入四名助教整晚的投入實驗的個別輔導。對學生而言仍然屬於傳統的一次路過的經驗的教學方式，仍然無法做到對每個實驗的成果與實作知識進行驗收的工作。 因此教學成效仍然尚無法以管道式的驗收確實把關。
●TTL邏輯電路元件、邏輯狀態與關係、輸入/輸出電壓的關係(類比->數位).
●邏輯設計與驅動電路 =加法器, =實例:水位控制系統, =各種輸入輸出型式之應用(Open Collector、tri state、Shmidt trigger、edge/level trigger).
●Sequential logic: 狀態及瞬態分析、實作、觀測.
●Flip/Flop之運用、計數器、PRBS計數器.
●Bus control: ADC控制電路、數位電壓錶、接地與雜訊防制.
●state machine,
CPLD design, project planning, modularized project disection
●用電腦程式讀取之協定.
●ISA PC介面設計:
address decoding、PWM
preload. (I、II)
●ISA PC介面設計:
DMA傳輸模式介面電路設計.
(I、II、III)
教科書/參考書：
1. Gajski, Daniel
D., Principles of Digital Design, Prentice Hall, 全華代理
2. 沈鴻哲 金明浩 林啟元, 數位邏輯實作與系統設計
DIY 手冊, 全華
2-507-1300
3. Xillinx CPLD
部分 另外補充資料
授課方式：講授
評量方式：
三次筆試 機械大一光機電組則含實驗題 |
| 課程名稱 |
數位邏輯
(Digital Logics)
|
| 學分數 |
3 |
| 上課時間地點 |
星期1(78)E2-219
星期3(2)E2-219 |
| 上課教師 |
葉則亮教授 |
| Office
Hour |
|
| 類別 |
必修 |
| 備註 |
大一、大二光機電組優先
全/半：半
人數限制：74 |
|
#m123f92_course、
|
數位邏輯 葉則亮
教授
|
|
Digital
Logics
課程相關下載
|
|
課程資訊
|
|
| 課程流水號 |
33007 |
課
程 介 紹
|
| 課
號 |
ME123 |
授課內容：
搭配 數位邏輯 從電子儀器使用到數位電路實作, 因為設備數目有限, 限機械系大一光機電組同學選修
教科書/參考書：
授課方式：
實習/實驗,
評量方式：
實驗報告: 預報紀錄及結報, 與數位邏輯課結合的實作測驗 |
| 課程名稱 |
數位邏輯實驗
(Digital Logic
Laboratory) |
| 學分數 |
1 |
| 上課時間地點 |
星期1(ABC)E2-210 |
| 上課教師 |
葉則亮教授 |
| Office
Hour |
|
| 類別 |
必修 |
| 備註 |
限大一、大二光機電組
全/半：半
人數限制： |
|