ＥＤＡ関連

このページには，27点収録してあります．

電子回路シミュレータ

ASIC，PLD開発 回路図エディタ

---
<032991>

SPICEによる電子回路設計入門（品切重版未定）
回路シミュレータPSpiceを100％活用しよう

ポールW. トゥネンガ 著/松本敏之 訳
A5判 244頁 定価2,243円(税込)
ISBN4-7898-3299-6

1984年のIBM-PC版の発売以来，PSpiceはもっともポピュラなSPICEプログラムとして多くの方に使用されています．本書は，PSpiceソフトの開発元であるMicroSim社のPaul W. Tuinenga氏が書かれたSPICE―A Guide to Circuit Simulation &Analysis Using PSpiceの邦訳です．

---
<032901>

SPICEによるOPアンプ回路の設計 （品切重版未定）
OPアンプの動作がもうひとまわり深くわかる

岡村廸夫 著
A5判 256頁 定価2,243円(税込)
ISBN4-7898-3290-2

アナログ回路の基本となるOPアンプ回路の設計と解析はアナログ電子回路シミュレータPSpiceを使うとより深く行うことができます．本書ではOPアンプ回路の設計・解析方法と，OPアンプやコンパレータのモデル化手法について解説します．

第1章　OPアンプ基本回路の動作
　1-1　反転増幅器の動作
　＊　はじめの衝撃
　＊　シミュレーションでわかること
　＊　オフセットとドリフト
　＊　オフセットの観測
　＊　簡単な軽減策
　＊　反転増幅器のポイント
　1-2　非反転増幅器の動作
　＊　入力インピーダンス
　＊　ブート・ストラップはどう効くか
　＊　出力インピーダンス
　＊　非反転増幅器のポイント
　1-3　差動増幅器の動作
　＊　差動成分と同相成分
　＊　抵抗に誤差があるとき
　＊　同相成分除去比とゲイン
　＊　差動増幅器のポイント

第2章　OPアンプの微分・積分・関数発生器への応用
　2-1　微分，積分回路を詳しく
　＊　微分回路と発振
　＊　位相補償との関係
　＊　ゼロ調整の効きかたと極性
　2-2　交流増幅器の動作
　＊　しゃ断周波数はどこに
　＊　片電源のOPアンプ
　＊　自動ゼロ調整と低域の特性
　2-3　ダイオードやトランジスタを使って
　＊　クランプの問題点
　＊　折れ線近似と温度補償
　＊　スピード・アップの方法
　＊　オール・パッシブ関数発生器
　＊　波形整形の細かな調節

第3章　発振器とフィルタへの応用
　3-1　正弦波の発振器
　＊　クワドラチャ発振器を詳しく
　＊　白熱電球のモデル
　＊　ウイーン・ブリッジの実験
　＊　ウイーン・ブリッジの回路定数の検討
　＊　FET等による振幅リミッタ
　3-2　アクティブ・フィルタ
　＊　その理想と現実
　＊　多重帰還型フィルタ
　＊　高周波特性はどうなる
　＊　通り抜け防止法の効果
　＊　ステート・バリアブル型
　＊　高次アクティブ・フィルタの解析
　＊　さらに部品がばらついたとき
　＊　アクティブ・フィルタによる周波数可変の発振器

第4章　コンパレータとその応用回路
　4-1　コンパレータの性質
　＊　コンパレータとシミュレーション
　＊　基本的なコンパレータの実験
　＊　ノイズのある回路の動作と対策
　＊　発振したコンパレータ
　4-2　信号電圧の比較
　＊　コンパレータのよるロジック回路
　＊　コンパレータとヒステリシス
　＊　ウインドゥ・コンパレータ
　4-3　フィードバックを使って
　＊　VCOを作る
　＊　正のピーク・ディテクタ
　＊　負のピーク・ディテクタ

第5章　誤差をもつ部品による解析
　5-1　誤差の組み合わせを試す
　＊　部品と誤差
　＊　どんな方法があるか
　＊　最初のOPアンプ回路
　5-2　モンテカルロ法
　＊　モンテカルロ法を試す
　＊　実行のポイント
　＊　誤差を与えるには
　＊　誤差の分布を定める
　＊　結果の表し方
　5-3　トレースの自動記録と自動解析
　＊　無人でどこまでできるか
　＊　PROBEのサーチ機能
　＊　パーフォーマンス解析
　＊　パーフォーマンス解析の実例
　5-4　ワースト・ケースと感度解析
　＊　ワースト・ケース解析
　＊　感度解析
　＊　ループのレベルと回数

第6章　ボード線図とループ・ゲイン
　6-1　発振との取り組み
　＊　発振の実験と観察
　＊　発振のチェックに使用するモデル
　6-2　ボード線図をかく
　＊　オフセットと振幅制限の問題
　＊　自動ゼロ調整をつける
　6-3　ループ・ゲインの測定
　＊　位相補償の手がかり
　＊　バイアス電圧で変化するループ・ゲイン
　＊　OPアンプと外部回路
　＊　ローカル・フィードバックの効果

第7章　制御つき電流・電圧源とかけ算・わり算器
　7-1　制御つき電圧・電流源の応用
　＊　電圧で制御できるRとL
　＊　電圧で制御できるC
　＊　部品のコピーを作る
　＊　直列にしたダイオードの模擬
　＊　多入力スイッチをつくる
　7-2　かけ算器と割り算器
　＊　かけ算器のモデル
　＊　割り算器を作る
　＊　いくつかの関数
　＊　リモート・コントロール
　7-3　アナログ・ビヘービァ・モデル
　＊　アナログ・ビヘービァ・モデルとは何か
　＊　EとGの限界
　＊　リミッタへの応用例

第8章　OPアンプ・モデルの作成
　8-1　どのモデルを使うか
　＊　モデルを比べる
　＊　既製モデルを使うくふう
　＊　OPアンプはいくつ入るか
　8-2　OPアンプ・モデルの考え方
　＊　どのレベルを選ぶか
　＊　汎用OPアンプのモデル
　＊　OPアンプ・モデルの考え方
　＊　理想OPアンプのモデル
　＊　アナログ・ビヘービァ・モデルを用いて
　8-3　モデル作成プログラムを作る
　＊　パルス特性を測る
　＊　容量負荷での動作
　＊　飽和特性とオフセット
　＊　モデル作成プログラムSMO

第9章　コンパレータ・モデルの作成
　9-1　コンパレータのモデル
　＊　モデルの構造
　＊　筆者のコンパレータ・モデル
　9-2　コンパレータ・モデルの作成と検証
　＊　モデルの動作と調整法
　＊　理想コンパレータ
　＊　伝達特性
　＊　パルス応答
　＊　コンパレータ・モデルの実例

第10章　OPアンプ・モデルの技巧
　10-1 オフセットとドリフト
　＊　オフセット電圧と電流
　＊　温度特性を組み込む
　＊　温度特性の測定
　＊　指数形の温度特性
　＊　OPアンプが多数あるとき
　10.2 ノイズのシミュレーション
　＊　ノイズのモデル
　10.3 OPアンプ・モデルの技巧
　＊　許容入力範囲
　＊　片電源のモデル
　＊　グラウンドから浮かせる
　＊　増幅度可変のモデル
　＊　LM308 の模擬
　＊　CMRRおよびPSRR
　＊　出力電流制限
　＊　アクセサリの使い方

Appendix　アナログ・ビヘービァ・モデルのマニュアル
　A.1　遅れのない非線形な伝達関数
　＊　式による表し方
　＊　テーブルによる表し方
　A.2　TIMEドメインの関数
　＊　ラプラス変換による表し方
　＊　周波数テーブルによる表し方

---
<032911>

アナログICの機能回路設計入門 （品切重版未定）
回路シミュレータSPICEを使ったIC設計法

青木英彦 著
A5判 244頁 定価2,650円(税込)
ISBN4-7898-3291-0

ICの設計には必須のツールとなったシミュレーション・ソフトSPICEを使って，アナログICの内部の機能回路の設計法を解説した本です．ディスクリート回路ではできないIC回路設計特有のノウハウを詳述します．

第1章　バイポーラICの基礎
　1.1　バイポーラICの概要
　＊　ICの分類
　＊　ICの構造
　＊　ICに使われるパッケージ
　＊　最大定格について
　1.2　バイポーラICで使われる素子の構造と特性
　＊　トランジスタ
　＊　抵抗
　＊　コンデンサ

第2章　バイポーラICの基本回路
　2.1　トランジスタの基本動作
　＊　Ic-VBE特性
　＊　アーリ効果
　＊　エミッタ面積比の考え方
　2.2　カレント・ミラー回路
　＊　基本的なカレント・ミラー回路
　＊　エミッタ面積比を利用したカレント・ミラー回路
　＊　エミッタ抵抗を入れたカレント・ミラー回路
　2.3　差動増幅回路
　＊　基本的な差動増幅回路
　＊　エミッタ抵抗を有する差動増幅回路

第3章　カレント・ミラー回路
　3.1　ベース電流補償カレント・ミラー回路（1）
　3.2　ベース電流補償カレント・ミラー回路（2）
　3.3　ベース電流補償カレント・ミラー回路（3）
　3.4　ベース電流補償カレント・ミラー回路（4）
　3.5　アーリ効果対策を施したカレント・ミラー回路
　3.6　微小電流カレント・ミラー回路（1）
　3.7　微小電流カレント・ミラー回路（2）
　3.8　微小電流カレント・ミラー回路（3）
　3.9　横型PNP大電流カレント・ミラー回路

第4章　電流源／電圧源回路
　4.1　Vcc 依存型電流源回路（1）
　4.2　Vcc 依存型電流源回路（2）
　4.3　VBE 依存型電流源電圧源回路（1）
　4.4　VBE 依存型電流源電圧源回路（2）
　4.5　バンド・ギャップ電流源回路
　4.6　Vcc 依存型電圧源回路（1）
　4.7　Vcc 依存型電圧源回路（2）
　4.8　Vcc 依存型電圧源回路（3）
　4.9　VBE マルチプライヤ
　4.10 VBE 依存型電圧源回路（1）
　4.11 VBE 依存型電圧源回路（2）
　4.12 バンド・ギャップ電圧源回路

第5章　増幅回路
　5.1　低ひずみ差動増幅回路（1）
　5.2　低ひずみ差動増幅回路（2）
　5.3　差動電流増幅回路（1）
　5.4　差動電流増幅回路（2）
　5.5　差動電流増幅回路（3）
　5.6　差動電流増幅回路（4）
　5.7　トランスコンダクタンス・アンプ（1）
　5.8　トランスコンダクタンス・アンプ（2）
　5.9　トランスコンダクタンス・アンプ（3）
　5.10 トランスコンダクタンス・アンプ（4）
　5.11 双方向電流増幅回路
　5.12 加算増幅回路（1）
　5.13 加算増幅回路（2）

第6章　フィルタ回路
　6.1　エミッタ・フォロワ2次LPE
　6.2　エミッタ・フォロワ2次HPF
　6.3　1次LPF/HPF
　6.4　2次LPF/HPF/BPF/BEF
　6.5　周波数可変型 LPF
　6.6　周波数可変型 HPF
　6.7　リプル・フィルタ回路（1）
　6.8　リプル・フィルタ回路（2）

第7章　スイッチ回路
　7.1　小信号スイッチ回路
　7.2　カレント・ミラー電流スイッチ回路（1）
　7.3　カレント・ミラー電流スイッチ回路（2）
　7.4　入力信号切り替え回路（1）
　7.5　入力信号切り替え回路（2）
　7.6　位相切り替え回路

第8章　演算回路
　8.1　引き算回路
　8.2　乗除算回路
　8.3　2乗回路
　8.4　2乗／除算回路（1）
　8.5　2乗／除算回路（2）
　8.6　N乗／（N-1）乗除算回路
　8.7　平方根回路（2乗根回路）
　8.8　N乗根回路
　8.9　2乗和平均回路（1）
　8.10 2乗和平均回路（2）
　8.11 絶対値回路（両波整流回路）（1）
　8.12 絶対値回路（両波整流回路）（2）

第9章　ロジック回路
　9.1　NAND/AND回路
　9.2　NOR/OR回路
　9.3　Ex-OR/NOR回路
　9.4　3ステート・インバータ回路
　9.5　3ステート・バッファ回路
　9.6　RS フリップフロップ回路
　9.7　Dラッチ回路

---
<032921>

SPICEによるトランジスタ回路の設計 （品切重版未定）
新世代設計技術とデバイス・モデリング

岡村廸夫 著
A5判 212頁 定価1,937円(税込)
ISBN4-7898-3292-9

増幅回路，パルス回路，発振回路，高周波回路など，トランジスタやFETを使った電子回路をシミュレータSPICEを使って解析あるいは設計する手法を詳しく解説しています．また，電子回路シミュレータを使いこなすために必要な，ダイオード，トランジスタ，FETのモデリング手法も解説しています．

第1章　トランジスタ増幅回路
　1.1　トランジスタによる増幅
　＊　最初の増幅器を動かす
　＊　周波数特性を見よう
　＊　トランジスタを交換する
　＊　負荷抵抗を変える
　＊　出力インピーダンスを測る
　1.2　バッファを使って
　＊　エミッタ・フォロワ
　＊　出力インピーダンスを測る
　＊　入力インピーダンスを測る
　＊　コンプリメンタリ・バッファ
　＊　温度が変ったとき
　1.3　総合的な解析の考え方
　＊　どのように分割するか
　＊　オーディオ・アンプの解析

第2章　トランジスタ・パルス回路
　2.1　時定数を含んだ回路
　＊　マルチバイブレータ
　＊　温度とタイミング
　＊　モノステーブル・マルチ
　＊　トリガの技巧
　＊　動作の確かめ方
　2.2　しきい値とトリガ
　＊　フリップフロップ
　＊　パルス発生器を可変にする
　＊　非線形な電源の表現法
　＊　シュミット・トリガ

第3章　発振回路
　3.1　簡単な発振器
　＊　移相発振器
　＊　発振のスタート法
　＊　LC発振器
　＊　バリキャップを使って
　3.2　解析の難しい発振器
　＊　水晶発振器
　＊　発振させるポイント
　＊　水晶発振子モデルの作成
　＊　Qの高い回路の問題
　3.3　ループゲインを測る
　＊　OPアンプ回路では
　＊　マクロを使って
　＊　水晶発振回路では

第4章　JFET増幅回路
　4.1　JFETのボルテージ・フォロワ
　＊　JFETを使いやすくする
　＊　JFET ソース・フォロワ
　＊　直流結合にする
　＊　トランジスタと共用する
　＊　出力インピーダンス
　4.2　FETによる増幅器
　＊　FETビデオ増幅器
　＊　チャージ・センシティブ増幅器

第5章　FETの応用回路
　5.1　定電流回路への応用
　＊　JFETによる定電流源
　＊　定電流ダイオードとしての規格
　＊　JFETの温度特性
　5.2　可変抵抗やスイッチへの応用
　＊　JFETによる可変抵抗
　＊　対称性とダイナミック・レンジ
　＊　両極性に使う
　＊　スイッチとしてのドライブ法
　＊　JFETスイッチの応用例
　＊　スイッチ・ノイズの低減の研究
　＊　「面積」の使い方

第6章　高周波回路
　6.1　タンク回路とフィルタ
　＊　高周波でのSPICE
　＊　コイルとタンク回路
　＊　解析のテクニック
　＊　並列共振
　＊　シミュレーションへの応用
　＊　LCによる高周波フィルタ
　6.2　高周波増幅回路
　＊　ベース共通増幅器の動作
　＊　ベース共通増幅器と周波数特性
　＊　MOS FETのモデル
　＊　MOS FETアンプ
　＊　デュアル・ゲート MOS FETの扱い
　＊　GaAs FETのモデル
　＊　GaAs FETアンプ
　6.3　トランスミッション・ライン
　＊　パルスを加える
　＊　マッチング回路
　＊　同軸ケーブルを用いたバラン

第7章　ダイオード・モデルの作成
　7.1　ダイオードのモデル
　＊　モデルを作るには
　＊　モデル・パラメータとは
　＊　ダイオードの場合
　7.2　モデル作りの手順
　＊　順方向特性
　＊　逆方向特性
　＊　接合の静電容量
　＊　スイッチング速度
　＊　パラメータ間の干渉
　＊　「面積」の利用法

第8章　トランジスタ・モデルの作成
　8.1　BJTのモデル
　＊　パラメータ決定の手順
　＊　VB/IB特性の設定
　＊　hFEとコレクタ電流
　＊　アーリー効果
　＊　飽和特性
　＊　電極間の静電容量
　＊　スイッチング特性
　＊　PNPトランジスタの場合
　＊　トランジスタを並列するとき
　8.2　モデル作りのソフト
　＊　プログラムにまとめる
　＊　環境変数を使って
　＊　BJT用プログラムの内容

第9章　JFETモデルの作成
　9.1　JFETのモデル
　＊　JFETのモデル・パラメータ
　＊　入力特性
　＊　AKOオプションでの拡張
　9.2　モデル作りの手順
　＊　出力特性
　＊　ゲート漏れ電流
　＊　ゲート-ドレイン間容量
　＊　ゲート-ソース間容量
　＊　パルス特性とON抵抗

---
<032951>

SPICEによるシミュレータ新活用法 （品切重版未定）
パソコンを使った新世代設計技術マスタリング

岡村廸夫 著
A5判 202頁 定価1,835円(税込)
ISBN4-7898-3295-3

回路シミュレータは昔から大きな会社や研究所で使うというのが相場でした．これを自分の机の上のパソコンで，しかも実験のときと同じようにすぐに結果が出る形でのシミュレーションを紹介したのが本書です．別売のソフトウェアPSpice（CQ版）を使います．



第1章　回路シミュレータで何ができるか
　1.1　生い立ち
　＊　アナログ回路シミュレータとは
　＊　これまでのシミュレータは
　＊　新しい考え方
　＊　何を目指すか
　＊　たどる道
　＊　経験者へのメッセージ
　1.2　使ってみたサンプル
　＊　コンデンサ入力型整流回路の波形
　＊　OPアンプの位相補償と周波数特性
　＊　パワー・スイッチングと負荷線
　＊　回路シミュレータの効果

第2章　SPICEを使う
　2.1　コンピュータの準備
　＊　PSpice（CQ版）の構造
　＊　用意するもの
　2.2　働かせてみよう
　＊　最初のシミュレーション
　＊　誤りがあるとき
　＊　結果を読み取る
　2.3　ファイルの中身
　＊　CMDのファイルとは
　＊　CIRファイルの内容
　＊　数値の表し方
　＊　エラー・チェック
　2.4　いくつかのアドバイス
　＊　ライブラリとファイルのありか
　＊　CRY，COMの使い方
　＊　ファイルの整理法
　＊　使い勝手の改善

第3章　シミュレーションの機構
　3.1　シミュレーションの種類
　＊　スピード・アップのために
　＊　過渡特性を調べる
　＊　周波数特性を調べる
　＊　直流特性を調べる
　＊　その他のシミュレーション
　3.2　トラブルとその解決法
　＊　回路の誤り
　＊　浮いているノード
　＊　1ノードに電線は2本以上
　＊　値が0の部品
　＊　電圧源と電圧源の接続
　＊　収れんの問題
　3.3　実験結果の取り出し方
　＊　プリントとプロット
　＊　PROBEへのデータ
　＊　PROBEでのハードコピー
　＊　PROBE画面をファイルへ
　＊　定数をステップする
　＊　そのほかの組み合わせ

第4章　電源と整流回路への応用
　4.1　整流回路の動作を見る
　＊　電源はわかっているか
　＊　半波整流を使って
　4.2　コンデンサ入力型整流回路
　＊　両波整流の場合
　＊　ブリッジ整流の場合
　＊　設計に使うと
　＊　突入電流と位相
　4.3　チョーク入力型整流回路
　＊　チョーク入力型整流回路の動作
　＊　シミュレータの応用
　＊　収れんの問題
　＊　チョーク・コイルの扱い方
　＊　長時間のシミュレーション
　＊　ちょっとチョークを入れよう

第5章　OPアンプをシミュレートする
　5.1　理想OPアンプ
　＊　簡単なモデル
　＊　増幅回路の動作
　＊　信号源の設定法
　＊　理想OPアンプでの解析
　＊　サブサーキット
　＊　理想OPアンプの限界
　5.2　OPアンプのモデル
　＊　いろいろなレベル
　＊　UA741のサブサーキット
　＊　出力の飽和
　＊　モデルを使って
　＊　位相補償外付けのモデル
　＊　いろいろなOPアンプ
　5.3　回路上でのモデルの動作
　＊　回路のオフセットとドリフト
　＊　OPアンプを交換する
　＊　入力インピーダンスを測る
　＊　出力インピーダンスを測る
　5.4　ひずみを調べる
　＊　FETの応用
　＊　定量的な結果を得るには

第6章　OPアンプ応用回路
　6.1　増幅器
　＊　RIAAイコライザ
　＊　熱雑音のシミュレーション
　6.2　フィルタ
　＊　積分回路
　＊　微分回路
　＊　ポール・ゼロ・キャンセル
　＊　普通のアクティブ・フィルタ
　＊　ノッチ・フィルタの場合
　＊　デリケートなフィルタ
　6.3　非線形回路
　＊　理想ダイオード
　＊　折れ線近似回路
　6.4　発振回路
　＊　マルチバイブレータ
　＊　電圧で制御する三角波・方形波発生器
　＊　正弦波の発振器
　＊　発振をスタートさせる方法

第7章　そのほかのアナログ回路
　7.1　定電圧電源
　＊　シリーズ・レギュレータの場合
　＊　定電圧電源のモデル
　＊　リプルの取り出し方
　＊　データ数の多いとき
　＊　負荷特性を測る
　7.2　定電流回路
　＊　精度とダイナミック・レンジ
　＊　抵抗の誤差の影響
　＊　追従性
　7.3　対数増幅器，その他のコンバータ
　＊　対数増幅器
　＊　広レンジ電流インバータ
　＊　計数率計
　＊　ダイオード・ポンプの改良
　＊　階段波発生器

第8章　パワー回路への応用
　8.1　なぜパワー回路か
　＊　パワー回路が壊れたとき
　＊　測定の困難さ
　＊　コストと工数の問題
　8.2　応用の実例
　＊　インダクティブ負荷のスイッチング
　＊　どんな波形になったか
　＊　負荷線をかく
　8.3　サプレッサの効果
　＊　ダイオードを入れると
　＊　ダイオードを入れたときの負荷線
　＊　コンデンサも入れたとき
　＊　トランジスタを変えると
　＊　行き帰りか
　8.4　サイリスタをシミュレートする
　＊　サイリスタのモデル
　＊　ターンONの実験
　＊　DV/DT 耐量の実験
　＊　ターンOFFの実験
　＊　むすび

---
<038151>
パソコン用電子回路シミュレータ
PSpice/CQ版 Ver. 5
PC9801用 定価11,866円(税込)
ISBN4-7898-3815-3

<038161>
IBM-PC/AT用(J-3100用) 定価14,925円(税込)
ISBN4-7898-3816-1

＊本製品は，パソコン用の電子回路シミュレータで，簡易エディタが付属しています．
＊旧バージョンと比べて，グラフィックス機能を強化し，デバイス・ライブラリを2倍に増やしました．
＊パフォーマンス解析機能を用いることで最適化設計が容易に行えます．
＊実用回路図を300回路以上収納しています．
＊回路シミュレータを活用するためのバッチ・プログラムや，半導体デバイスをモデリングするためのツール，各種ユーティリティを収めています．

　基本仕様
＊デバイス・ライブラリ：約90
＊可能な解析：トランジェント解析，AC解析，DC解
析，フーリエ解析，モンテカルロ解析，感度解析，パフォーマンス解析など
＊解析可能なノード数：64，変数：100未満
＊添付FD：2枚で，3.5/5インチ，フォーマットによってパッケージが異なります．

　動作環境
＊機種：PC-9801に対応する版，PC/AT（J-3100）に対応する版とパッケージは別です．
＊OS：MS-DOS3.0以降
＊ハード・ディスク空き容量：4Mバイト以上
＊メモリ：640Kバイト

　パッケージ種類
添付するフロッピの形式によって以下のパッケージが用意されています．
＊PC-9801用3.5″ 版（2枚)
＊PC-9801用5″ 版（2枚)
＊IBM PC/AT＋J-3100用3.5″版（各2枚，計4枚)

注：PSpiceはMicroSim Corporationの登録商標です．

---
<038251>

回路図エディタ＋電子回路シミュレータ
PSpice/CQ版 スーパーパック

定価14,925円(税込)
ISBN4-7898-3825-0

＊本製品は，パソコン用の回路図エディタPSEDITORと電子回路シミュレータから構成されています
＊PSEDITORで回路図をかけば，自動的にPSpice用ネットリストに変換ができます．
＊シェルによる対話式操作で使いやすくなっています．
＊マニュアル中に，ビギナ用チュートリアルを掲載しています．

　基本仕様
＊デバイス・ライブラリ：約30
＊可能な解析：トランジェント解析，AC解析，DC解析，フーリエ解析，モンテカルロ解析，感度解析，パフォーマンス解析など
＊解析可能なノード数：64，変数：100未満
＊添付FD：3.5″ 1.2M（PC-9801用)×2枚

　動作環境
＊機種：PC-9801シリーズおよびその互換機
＊OS：MS-DOS3.0以降
＊メモリ：640Kバイト
＊ハード・ディスク空き容量：4Mバイト以上
＊マウスの動作環境が必要です．

注：PSpiceはMicroSim Corporationの登録商標です．

---
<038261>

パソコン用電子回路シミュレータ
Micro-CapW/CQ版(旧版)→Micro-CapX/CQ版へ

定価14,893円(税込)
ISBN4-7898-3826-9

＊本製品は，回路図エディタと電子回路シミュレータから構成されます．
＊シミュレータ部分は，SPICE2G.6と互換性をもっています．また，回路図中の任意のノードにプローブを当てて，DC/AC/トランジェント解析を表示することができます．
＊ライブラリとして，抵抗やコンデンサなどの受動部品から，OPアンプやトランジスタなどの能動部品まで，数多く収録されています．
＊MODELプログラムと呼ばれる，データ・シートをもとにデバイス・パラメータを作成するツールが付属しているので，新たに必要なデバイスをライブラリとして登録することができます．

基本仕様
＊可能な解析項目：トランジェント解析，AC解析，DC解析，フーリエ解析など
*解析可能なノード数：50程度
*添付FD：3.5″ 1.2M（PC-9801用)×2枚および3.5″1.44M（PC/AT用)×2枚

動作環境
＊機種：PC-9801またはPC/AT互換機（SVGAまたはVGA対応のもの)
＊OS：MS-DOS3.3以降
＊メモリ：640Kバイト以上
＊ハード・ディスク空き容量：4Mバイト以上
＊マウス動作環境が必要です．
＊MODELプログラムの動作にはコプロセッサが必要です．

注：Micro-CapはSpectrum Softwareの登録商標です．

---

<031851>

トランジスタ技術スペシャル 13．

シミュレータによる電子回路理論入門
コンピュータを使ったアナログ回路設計の手法を理解するために

トランジスタ技術編集部 編
B5判 168頁 定価1,570円(税込)
ISBN4-7898-3185-X

　パソコンが普及してくると，さまざまなシミュレーションが可能になりますが，トランジスタ回路やOPアンプ回路などは，もっとも効果的に利用できます．本書は，実際にそれらのシミュレータを作りながら，電子回路の基本を理解し，さらにシミュレーションの原理などを知ることを目的にしています．

プロローグ　電子回路シュミレータの使い方と構成
第1章　連立一次方程式の解法プログラムの作り方
第2章　アナログ回路シュミレータの基本回路理論
第3章　線形電気回路のシュミレーションによる解法
第4章　ダイオード回路のシュミレーションによる解法
第5章　トランジスタ回路のシュミレーションによる解法
第6章　OPアンプ回路のシュミレーションによる解法
APPENDIX　行列式と代数解算出プログラム

---
<031921>

トランジスタ技術スペシャル 20．

アナログ回路シミュレータ活用術 （品切重版未定）
ゲーム感覚の回路設計を体験しよう

トランジスタ技術編集部 編
B5判 168頁 定価1,570円(税込)
ISBN4-7898-3192-2

アナログ回路のむずかしさは，有形無形の目に見えないパラメータが数多く存在することです．従来はまず実験で確かめてから…というのが一般的でした．現在では，実験の代わりにシミュレータを使って，だいたいの当たりをつけることがよく行われています．このシミュレータの使い方を限界を含めて解説しています．

第1章　電子回路シュミレータ事始め
第2章　回路シュミレータで作る電子回路
第3章　回路シュミレータで解析する電子回路
第4章　回路シュミレータの限界を探る
第5章　アナログ回路シュミレータMICRO-CAPV
第6章　増幅回路をシュミレーションする
第7章　フィルタ回路をシュミレーションする
第8章　演算回路をシュミレーションする
第9章　変換回路をシュミレーションする
第10章　発振回路をシュミレーションする
第11章　電源回路をシュミレーションする

---
<032931>

CAEで学ぶOPアンプ回路入門 （品切重版未定）
実験では見れない特性をシミュレータで見る

苗手英彦 著
A5判 224頁 定価2,345円(税込)
ISBN4-7898-3293-7

本書はワークステーション用CAEを使用し，実験では非常に手間のかかるデータや実験では得られにくいデータもまじえて，OPアンプの基本的な回路を総解説します．これからOPアンプの基礎を学ぼうという読者はもちろん，基本回路および回路の動作/特性カタログとして利用される方にもご利用いただけます．

第1章　増幅回路
　1.1　反転増幅回路
　＊　動作原理
　＊　DC解析（テスタによる解析）
　＊　TR解析（オシロスコープによる解析）
　＊　AC解析（ゲイン／フェーズ・メータによる解析）
　＊　パラメトリックAC解析
　＊　抵抗のばらつきのよる影響
　＊　モンテカルロ解析
　1.2　非反転増幅回路
　＊　動作原理
　＊　DC解析
　＊　TR解析
　＊　AC解析
　＊　モンテカルロ解析
　1.3　差動増幅回路
　＊　動作原理
　＊　TR解析
　＊　モンテカルロ解析
　1.4　応用例
　＊　インピーダンス変換
　＊　片電源による反転増幅回路
　＊　片電源による非反転増幅回路

第2章　演算回路
　2.1　加算回路
　＊　反転型加算増幅回路
　＊　反転型加算回路
　＊　非反転型加算回路
　2.2　減算回路
　＊　OPアンプ2個による減算回路
　＊　OPアンプ1個による減算回路
　2.3　乗除算回路
　＊　動作原理
　＊　乗算回路の場合
　＊　除算回路の場合
　2.4　対数変換回路
　＊　動作原理
　＊　DC解析
　＊　感度解析
　2.5　逆対数変換回路
　＊　動作原理
　＊　DC解析と感度解析
　2.6　絶対値回路
　＊　正の出力を得る回路
　＊　負の出力を得る回路
　2.7　微分回路
　＊　交流増幅回路
　＊　微分回路
　2.8　積分回路
　＊　AC解析
　＊　TR解析
　2.9　応用例
　＊　加減算回路
　＊　平均値回路
　＊　平方根回路

第3章　比較回路
　3.1　反転型コンパレータ
　＊　ゼロ・クロス検出回路
　＊　片電源のコンパレータ
　＊　ヒステリシス
　3.2　非反転型コンパレータ
　3.3　ウインドウ・コンパレータ
　3.4　論理回路
　＊　AND回路
　＊　OR回路
　3.5　応用例
　＊　タイマ回路
　＊　遅延回路
　＊　室温表示装置
　＊　温度警報装置

第4章　フィルタ回路
　4.1　パッシブ・フィルタとアクティブ・フィルタ
　＊　1次のアクティブ・フィルタ
　＊　2次のアクティブ・フィルタ
　4.2　LPF
　＊　VCVS型2次LPF
　＊　多重帰還型2次LPF
　＊　高次のLPF
　＊　ベッセル・フィルタ
　4.3　HPF
　＊　VCVS型2次HPF
　＊　多重帰還型2次HPF
　＊　高次のHPF
　4.4　BPF
　＊　LPFとHPFの直列接続によるBPF
　＊　1個のOPアンプによるBPF
　＊　VCVS型BPF
　＊　多重帰還型BPF
　＊　状態変数型フィルタ
　4.5　BEF
　＊　VCVS型BEF
　＊　多重帰還型BEF
　4.6　応用例
　＊　中心周波数fo＝1KHzで2KHzと，500Hzで30dB以上減衰する狭帯域BPF
　＊　通過帯域が10Hzから10KHzの広帯域BPF
　＊　50Hzのハムを取り除くBEF（必要な周波数帯域は30Hz以下80Hz以上）

第5章　発振回路
　5.1　方形波の発振回路
　＊　非安定マルチバイブレータ
　＊　単安定マルチバイブレータ
　＊　電圧制御発振回路
　5.2　三角波発振回路
　5.3　正弦波発振回路
　＊　移相発振回路
　＊　クワドラチャ発振回路
　5.4　応用例
　＊　調光回路
　＊　フラッシャ回路

第6章　変換回路と変調回路
　変換回路
　6.1　抵抗・電流−電圧変換回路
　＊　抵抗−電圧変換（R-V変換）
　＊　電流−電圧変換（I-V変換）
　6.2　電圧−電流変換（V-I変換）
　＊　正入力電圧の変換回路
　＊　正負入力電圧の変換
　6.3　電圧−周波数変換（V-F変換）
　＊　V-Fコンバータとは
　＊　V-Fコンバータの動作原理
　6.4　A-Dコンバータ
　6.5　D-Aコンバータ
　6.6　応用例
　＊　定電流回路
　＊　定電圧回路

APPENDIX　アナログ回路CAE
　回路シミュレーションとCAE
　CAEの特徴と機能
　CAEの解析機能
　＊　DC解析（直流解析）
　＊　AC解析（周波数解析）
　＊　TR解析（過渡解析）
　＊　DFT解析
　＊　パラメトリック解析
　＊　モンテカルロ解析
　＊　感度解析／ワースト・ケース解析
　CAEのソフトウェア構成
　回路解析手法
　＊　接点解析法
　＊　修正節点解析法
　＊　OPアンプ回路の解析
　＊　現実に近いOPアンプ・モデル

---

<032271>

トランジスタ技術スペシャル 35．

C言語による回路シミュレータの製作 （品切重版未定）
Quick Cでのプログラミングとフィルタ回路の解析

トランジスタ技術編集部 編
B5判 160頁 定価1,631円(税込)
ISBN4-7898-3227-9

電子回路シミュレータが回路設計で使われることが多くなりました．市販のソフトは回路方程式の解法や表示のしかたなど，具体的に公開していません．これら回路シミュレータはどういうアルゴリズムを使って電子回路を解析しているかを具体的に解説しています．プログラムはQuick Cで記述しています．

第0章　回路シミュレータの必要性
第1章　回路シミュレータ作成の目的と特徴
第2章　回路シミュレータの使用法
第3章　トランジェント解析プログラムの作成
第4章　周波数解析プログラムの作成
第5章　SUPER SIMのアナログ・フィルタへの適用
第6章　トランジェント解析プログラムによる直流回路の解析

---
<032181>

デザインウェーブ・ブックス

SUSIE-CAD／CQ版Jrを使って実践学習
PCによるディジタル回路の設計とシミュレーション

デザインウェーブ企画室 編
B5変形判 279頁 定価3,975円(税込) CD-ROM付
ISBN4-7898-3218-X

本書は,パソコン用CADを使ってディジタル回路を設計し,シミュレータで検証してゆくための技法を,添付のSUSIE-CAD／CQ 版 Jr を例にとり,解説します.
シミュレータは,初めて電子回路シミュレーションを行う読者にとっても,すんなりとマスタすることができます．

まえがき
SUSIE-CAD／CQ版Jrについて

第1部 SUSIE-CAD／CQ版Jrの導入とチュートリアル

第1章 SUSIE-CAD／CQ版Jrの導入
1.1 動作環境と制限事項
1.2 インストール
1.3 デザイン・ファイル集のインストール
1.4 論理回路の種類

第2章 回路図エディタ（Schematic Capture）
2.1 設計の準備
2.1.1 新規プロジェクト名の入力
2.1.2 プロジェクト・ライブラリの選択
2.1.3 既存プロジェクトの取り扱い
2.2 賞品の選択と配置
2.2.1 回路図エディタ（Schematic Capture）を使う
2.2.2 部品の選択
2.2.3 部品の配置
2.2.4 部品の移動と削除
2.2.5 部品検索のスピード・アップ手法
2.3 配線
2.3.1 手作業による部品間の配線（Manual Wiring）
2.3.2 配線の自動修正
2.3.3 テーブル操作による自動配線（Auto Wiring）
2.3.4 ネット名による接続
2.3.5 端子の設定
2.3.6 電源接続点（Power Pint）
2.3.7 バスの接続
2.4 回路図の修正
2.4.1 DRAGモードによる部品およびワイヤーの移動
2.4.2 MOVEモードによる部品およびワイヤーの移動
2.4.3 部品,ワイヤー,バスの削除
2.4.4 部品の回転
2.4.5 部品情報の追加
2.5 設計の詳細なチェック

第3章 シミュレーション（Logic Simulator）
3.1 シミュレーション可能な信号と制限事項
3.2 回路図（Schematic Capture）でのProbe点（信号処理）の選択
3.3 シミュレータ（Logic Simulator）での Probe 点（信号処理）の選択
3.4 テスト・ベクタのProbe点への追加
3.5 Ready-madeテスト・ベクタの利用
3.6 バイナリ・カウンタのクロック周期の設定
3.7 シミュレーション・ステップの設定
3.8 Custom-madeテスト・ベクタの作成と利用
3.9 テスト・ベクタの編集とフォーム名の割り当て
3.10 テスト・ベクタの動的編集
3.11 シミュレータ（Logic Simulator）のその他の機能
3.11.1 タイミング測定
3.11.2 タイミング測定表示のON／OFF
3.11.3 タイミング測定結果の消去
3.11.4 波形表示にコメントを付ける
3.11.5 デバイスの初期設定
3.11.6 部品品種の変更
3.11.7 タイミング・パラメータの変更
3.11.8 マルチ・シミュレーション・ウィンドウ
3.11.9 回路図とシミュレーション結果の保存

第2部 SUSIE-CAD／CQ版Jrによるディジタル回路設計

第1章 ディジタル回路とブール代数
1.1 ブール代数
1.2 ド・モルガンの定理の検証
1.3 ディジタル回路のタイミング

第2章 組合せ回路の設計
2.1 チップ・セレクタの設計
2.2 チップ・セレクタ回路の作成とシミュレーション
2.3 最適化とタイミング・シミュレーション
2.4 インターフェース部の設計
2.5 バス衝突とこの改善
2.6 数値演算回路
2.6.1 加算器
2.6.2 比較器
2.6.3 乗算器
2.6.4 標準ICによる加算と比較
2.7 組合せ回路のまとめ

第3章 順序回路の設計
3.1 順序回路とその種類
3.2 D-FF
3.3 順序回路の解析
3.3.1 状態遷移表とは
3.3.2 状態遷移図とは
3.4 非同期式バイナリ・カウンタ
3.5 同期式バイナリ・カウンタ
3.6 JK-FF
3.7 ハザード
3.8 ジョンソン・カウンタ
3.9 同期クリア
3.10 シフト・レジスタとリング・カウンタ
3.11 MealyマシンとMooreマシンの損失
3.12 シミュレーションと初期化

第4章 ROMシーケンサとFPGA
4.1 ROMシーケンサとは
4.2 P-ROMを用いたカウンタの構成
4.4 ROMシーケンサの応用
4.5 マイクロ・プログラム
4.5 FPGA

第3部 SUSIE-CAD/CQ版Jrリファレンス・マニュアル
第1章 SUSIE-CADのインストールとプロジェクト・マネージャ
1.1 SUSIE-CAD/CQ版Jrのヘルプ・ファイル
1.2 トラブル・シューティング
1.3 SUSIE-CAD/CQ版Jrプログラムの起動
1.4 プロジェクト・マネージャ
・ プロジェクト・マネージャの起動
・ 新規プロジェクトの作成
・ 既存プロジェクトのロード
1.5 プロジェクトの管理
・ プロジェクトの削除
・ プロジェクトのコピー
・ プロジェクトの情報
・ プロジェクトのセーブ
1.6 プロジェクト・ライブラリ
・ ライブラリの追加

第2章 SUSIE回路図エディタ
2.1 SUSIE回路図エディタの起動
・ クイック・スタート
・ 回路図エディタ起動時に行われること
2.2 画面のレイアウト(Screen Layout)
・ トップ・バー(Top Bar)
・ メニュー(Menu)
・ 座標(Coordinates)
・ ルーラー(Ruler)
・ ズーム・ボタン(Zoom buttons)
・ スクロール・バー(Scroll bar)
・ ツール・バー(Tool bar)
2.3 図面設定
・ 図面の設定(Page Setup)
・ タイトル欄の設定 (TableSetup)
・ 図面設定の保存
2.4 回路図の構成
2.5 回路図の視野操作
・ ズーム・エリアの設定
2.6 部品モード
・ 部品の選択
・ 部品の配置
・ 部品配置の解除および部品モードの終了
・ 部品の削除
・ シンボルのオーバーラップ
・ シンボルの検索
・ シンボル・フィルタ
・ シンボルのコピー
・ 抵抗,キャパシタ,インダクタの選択
・ コネクタ
・ アノテーション
・ 部品属性
2.7 接続モード
・ Connectionsツール・ボックス
・ ワイヤーの描画
・ I/O 端子
・ ネット名
・ ネット名の編集
・ ネット名の移動
・ リピート
・ 自動接続
2.8 グラフィック・モード
・ 対象要素の選択
・ シンボルの移動
・ アイテムの削除
・ シンボルの置換
・ シンボル編集
・ 部品パッケージとシンボル属性
・ ピン・パラメータ
2.10 情報(Query)
2.11 回路図エディタとシミュレータ
・ ネットリストの作成
・ ネットリストにおける電源信号
・ シミュレータとのリンク
・ 回路図のシミュレーション
・ テスト・ポイントの設定
・ デバイスの交換
・ イベントのトレース
・ 論理状態の表示
2.12 部品ライブラリ
2.13 バス
・ バス定義
・ バスの接続ルール
・ バスの描画
・ バスの編集
・ バス・プローブ
・ ネットリストにおけるバス
・ オンライン状態のシミュレータでバスを使う
2.14 回路設計の管理
・ 設計の構造
・ マルチシート設計の管理
2.15 回路図エディタ・メニュー・リファレンス
・ Fileメニュー
・ Editメニュー
・ Modeメニュー
・ Optionsメニュー
・ Hierarchyメニュー
・ メニュー
・ Viewメニュー
・ Arrangeメニュー

第3章 SUSIEシミュレータの機能と使い方
3.1 SUSIEシミュレータの使用法
・ シミュレータ・ウィンドウ
・ ウェーブフォーム・ウィンドウ
・ シミュレータ・メイン・メニュー
3.2 設計回路のロード
・ ボード・レベルのネットリスト
・ 空モデル（Missing Models）
・ PLDヒューズ・マップのロード
・ PLDのテスト
・ PLDデバイスの選択
・ JEDECファイルのロード
・ PLDテスト・ベクタのロード
・ メモリ・データのロード
・ メモリの範囲
3.3 テスト・ポイント信号の設定
・ 回路図上でのテスト・ポイント選択
・ シミュレータ上でのテスト・ポイント選択
・ デバイス・ピンの選択
・ バスの定義
・ 信号の移動
・ 接続状態の確認
3.4 テスト・ベクタ
・ バイナリ・カウンタ
・ キーボードによる信号制御
・ グラフィック波形の編集
・ フォーミュラ波形データ
・ フォーミュラ・スティミュレータ
・ 非同期クロック
・ ASCII テスト・ベクタ・ファイル
・ スティミュレータのオーバーライド
3.5 波形スケールの変更
3.6 シミュレーションの実行
・ ショート・ステップ／ロング・ステップ(Short/Long Steps)
・ 回路の初期化
・ セレクティブ・プリセット(Selective Preset)
・ ファンクション・シミュレーション(Functional Simulation)
・ グリッチ・シミュレーション(Glitch Simulation)
・ タイミング・シミュレーション(Timing Simulation)
3.7 シミュレーション結果の解析
・ シンボルと色
・ 波形の解析
・ 時間測定
・ TAGの設定
・ コメントの挿入
・ メモリ・データの編集
3.8 シミュレーション結果のセーブおよびロード
・ デザイン・ファイル(Design File)
・ テスト・ベクタ・ファイル(Test Vector File)
・ ASCIIテスト・ベクタ・ファイル(ASCII Test Vector File)
3.9 エラー
・ タイミング・バイオレーション(Timing Violations)
・ バス衝突(Bus Conflicts)
・ エラー・レポートの作成
3.10 回路条件の変更
・ タイミング・パラメータの変更(Edit Timing Spec.)
・ 部品（ICテクノロジ）の交換(Change Technology)
・ 最小値,最大値によるタイミング解析
・ ライン・ディレイ(Line Delays)
・ 動作温度の設定(Change Generic Values)
・ 受動素子(Passive Components)
3.11 マイルストン(Milestones)
・ マイルストンのロード(Loading Milestones)
・ マイルストンのセーブ(Saving Milestones)
3.12 シミュレーション結果の印刷
・ ページ設定(Page Setup)
・ 印刷設定(Print Setup)
・ 印刷(Print)
3.13 ウィンドウ・レイアウトのセーブ

さいごに

付属 CD-ROM の内容
索引
システム・ライブラリ一覧
第1部のチュートリアルEXAMPLEの目次

---

<356100>

トランジスタ技術スペシャルNo.56
アナログ回路解析だけでなくディジタル回路解析も追加された
特集 電子回路シミュレータ活用マニュアル

トランジスタ技術編集部 編
B5判 176頁 定価1,835円(税込)

回路設計のツールとしてパソコンを活用するためのソフトウェアが揃ってきました．しかもパソコンのOSの進化にあわせて，Windows3.1やWindows95対応になっています．小誌でも何度かアナログ回路を設計するための道具として,電子回路シミュレータを扱ってきました.このように，実験基板を組み立てるかわりに，パソコン画面に向かってオペレートするという設計スタイルが定着したといっても過言ではないでしょう．回路の理論は既刊号を参照していただくとして，さらに使いやすくなった市販の電子回路シミュレータはカリフォルニア大学で開発されたSPICEが標準になっているので，これに準拠するものが発売されています．実際の回路設計や教育のツールとしてお役に立てることと思います．

第1章 回路設計の常識
電子回路シミュレータをどう使うか

コラム Micro-Capの用語

第2章 MC5の基本的な使用法をマスタする
回路シミュレータの動かし方と操作の基本

第3章 MC5の特徴を生かしたシミュレーションを理解する
回路シミュレーションでの回路図と解析

第4章 抵抗，コンデンサ，コイルを組み合わせた
直流・交流回路のシミュレーション

第5章 アナログ回路の基本…トランジスタ回路
トランジスタ増幅回路シミュレーション

第6章 簡単にアナログ回路が設計できるといったら…OPアンプ回路
OPアンプ回路とそのシミュレーション

第7章 条件設定が面倒だから試してみたい
発振回路のシミュレーション

第8章 電子回路になくてはならない
電源回路のシミュレーション

第9章 新しく備わったディジタル解析のしかた
ディジタル回路のシミュレーション

Appendix A 部品のモデル

Appendix B ディジタル素子 Appendix C Grobal Settingについて

---
<031951>

トランジスタ技術スペシャル 23．

回路デザイナのためのPLD最新設計法 （品切重版未定）
PLDのプログラミング法からPALライタの製作まで <> トランジスタ技術編集部 編
B5判 160頁 定価1,570円(税込)
ISBN4-7898-3195-7

最近のディジタル回路基板には，かならずといっていいほどGALやLCAなどのプログラマブル・ロジック・デバイスPLDが採用されています．本書は，これらPLD素子を使うときに必要となる，基礎知識と組み合わせ回路や順序回路などの応用のためのノウハウを詳細に解説しています．

第1章　PLD活用のためのガイダンス
第2章　論理設計の基本　ブール代数とロジック回路
第3章　PLDプログラミング・ソフトウェアの使用法
第4章　組み合わせ回路の基本を理解しよう
第5章　組み合わせ回路で作る実用アプリケーション
第6章　順序回路の基本を理解しよう
第7章　順序回路で作るDRAMコントロール回路
第8章　順序回路で作る実用アプリケーション
第9章　PALのプログラミング仕様とPALライタの製作

---
<030451>

定本　ASICのシステム設計
　　　論理回路の記述からステート・マシンの設計まで

小林　芳直　著
A5判　272頁　定価2,548円(税込)
ISBN4-7898-3045-4

　ASICを設計することは難しいことではありません．軸足を回路設計の原点にしっかり促えるだけのことです・本書は回路設計の原点をステート・マシンとして促え，具体的に多くの設計事例を示しながらノウハウを開示しています．もちろん，これから主流となるハードウェア記述言語HDLによる事例です．

第1章　ようこそASIC新時代
　1.1　ASIC化を考えよう
　　　　ASICは製品開発の常識だ
　　　　マイクロプロセッサ（MPU）との共存
　　　　ASICとMPUの大きな違い
　　　　MPUがASICより遅い理由
　　　　ASICの真のメリット
　　　　ASICのリスク
　　　　リスクをカバーするEPGA
　　　　1,000個でもASICの時代
　1.2　ASIC設計の勘どころ
　　　　大規模なASICを効率良く設計するには
　　　　ASICの中は自由設計の世界
　　　　イージーオーダのためのマクロ・メニュー
　　　　ソフト・マクロが使いやすい
　　　　テスト設計がとくに重要
　　　　動作速度に興味があるなら
　　　　非同期式回路は忘れよう

第2章　ASICの新しい設計法
　2.1　設計はコンピュータ処理の時代に
　　　　コンピュータに読める回路ファイルをつくる
　　　　回路図からRTLへ
　　　　再現性を期待するなら完全同期式回路で
　2.2　ASIC設計には高級言語を使おう
　　　　動作を定義できる高級言語　HDL
　　　　HDLでも効果は使い方次第
　　　　HDLを使いこなすとスキルアップする

第2章　APPENDIX　74シリーズTTLをHDLで表現すると
　＊　基本ゲート回路
　　　　TTL00（4回路2入力NANDゲート）
　　　　TTL02（4回路2入力NORゲート）
　　　　TTL04（6回路インバータ）
　　　　TTL08（4回路2入力ANDゲート）
　　　　TTL10（3回路3入力NANDゲート）
　　　　TTL20（2回路4入力NANDゲート）
　　　　TTL27（3回路3入力NORゲート）
　　　　TTL30（8入力NANDゲート）
　　　　TTL32（4回路2入力ORゲート）
　　　　TTL133（13入力NANDゲート）
　　　　TTL260（2回路5入力NORゲート）
　＊　コンビネーション回路
　　　　TTL49（BCD-7セグメント・デコーダ）
　　　　TTL49X（BCD-7セグメント・デコーダ）
　　　　TTL51（2回路2W-2/3入力AND-ORインバータ・ゲート）
　　　　TTL54（4W-2/3入力AND-ORインバータ・ゲート）
　　　　TTL55（2W-4入力AND-ORインバータ・ゲート）
　　　　TTL85（4ビット・マグニチュード・コンパレータ）
　　　　TTL86（4回路2入力EX-ORゲート）
　　　　TTL135（4回路2入力EX-OD/NORゲート）
　　　　TTL138（3-8デマルチプレクサ）
　　　　TTL139（2回路2-4デマルチプレクサ）
　　　　TTL148（8-3プライオリティ・エンコーダ）
　　　　TTL151（8-1データ・セレクタ）
　　　　TTL153（2回路4-1データ・セレクタ）
　　　　TTL157（2-1データ・セレクタ）
　　　　TTL283（4ビット・バイナリ・フルアダー）
　　　　TTL283X（4ビット・バイナリ・フルアダー）
　　　　TTL688（8ビット・イコール・コンパレータ）
　＊　ラッチ／フリップフロップ
　　　　TTL74（2回路Dフリップフロップ，プリセット／クリア付き）
　　　　TTL112（2回路jkフリップフロップ，プリセット／クリア付き）
　　　　TTL376（4回路jkフリップフロップ）
　　　　TTL164（8ビット・シフトレジスタ）
　　　　TTL166（8ビット・シフトレジスタ）
　　　　TTL399（4ビット2入力マルチプレクス・レジスタ）
　　　　TTL162（同期式プリセッタブルBCDカウンタ／クリア付き）
　　　　TTL162X（同期式プリセッタブルBCDカウンタ／クリア付き）
　　　　TTL163X（同期式プリセッタブル・バイナリ・カウンタ／クリア付き）
　　　　TTL163（同期式プリセッタブル・バイナリ・カウンタ／クリア付き）
　　　　TTL169（同期式プリセッタブルUP/DOWNバイナリ・カウンタ）
　　　　TTL169X（同期式プリセッタブルUP/DOWNバイナリ・カウンタ）

第3章　ASICのテスト設計
　3.1　ASICテスト・システムの重要性
　　　　テスト・システムがやろうとしていること･･･不良のチップの除去
　　　　スタック・フォールトとテスト・パターン
　　　　テスタビリティの値をつかんでおこう
　　　　テストできない回路･･･論理圧縮が不十分なとき
　　　　テスタビリティを高めるには･･･同期式設計＋スキャン方式テスト設計
　　　　テストしやすくする工夫
　　　　スキャン・テストを実現するには
　　　　テスト設計の目的はスタック・フォールト・テスト
　　　　ほかにもあるテスト設計の方法
　　　　シフトレジスタ方式はほんとに有効か
　3.2　テスト設計の実際
　　　　実際のテスト・パターン
　　　　実際のASICには予備実験があると効果的
　　　　複雑なASICには専用テスト回路を

第4章　ASICにはステート・マシン
　4.1　小さなステート・マシン
　　　　ステート・マシンとは
　　　　JKラッチはステート・マシン
　　　　ステート・マシンの制御テクニック･･･ストップ・モーション
　　　　状態を作るには･･･ジョンソン・カウンタがベスト
　　　　文字を表示するHELLO（ハロー）ステート・マシンの設計
　　　　HELLOステート・マシンの詳細設計
　4.2　ステート・マシンからシーケンサに
　　　　ベース・カウントを選ぼう
　　　　シーケンサ＝ステート・マシン＋デコーダ
　　　　ステート・マシンと真理値表をつなぐ･･･デコーダ
　　　　ステート・マシン以前･･･ヒューリスティックな設計だと
　　　　ナイト・ライダーのステート・マシン
　　　　ダイスもステート・マシンに
　　　　ダイス・マシンの詳細設計

第5章　非同期式から同期式へ
　5.1　同期式回路設計にこだわる理由
　　　　同期式回路とは･･･すべてのラッチのクロック・ラインを共通にする
　　　　同期式･･･回路サイズが小さくなる･･･EMIや発熱／コストでもメリット
　　　　同期式･･･回路の移植性がよい
　　　　名人芸で作る非同期式回路
　　　　CADは同期式回路しか扱えない
　　　　処理速度は非同期式回路のほうが上か？
　5.2　同期式回路の設計テクニック
　　　　クロックをゲートしてはいけない
　　　　多相クロックの回路を同期式回路にするには
　　　　微分回路は使わない
　　　　出力ラッチは使わない
　　　　リセットもかけない
　　　　異常状態から脱出するためにも
　　　　外部信号はステート・マシンに直接入力する

第6章　ステート・マシンの高信頼性設計
　6.1　高信頼性ステート・マシンを構成するには
　　　　入力信号によって内部状態が変化する･･･ステート・マシン
　　　　ムーア・マシンがノイズに強い
　　　　ステート・マシンの状態定義の割り当てが悪いと
　　　　カウンタがシーケンサの母体
　　　　誤動作･･･イントリンシック・バザードを理解しておこう
　　　　消せないメタステーブル
　　　　それでも外部の非同期信号が加わるとき
　　　　違ったクロックの回路を複数動かすときのギア・トレーン
　　　　発熱を抑えるためにはハーモニック・クロック
　　　　より高速化したいとき･･･シングル・ラッチ・システム
　6.2　ジョンソン・カウンタを使う高信頼性ステート・マシン
　　　　不要なステートの割り当てはしない
　　　　誤動作しないジョンソン・カウンタを使おう
　　　　ストップ・モーションもかけることができる
　　　　ジョンソン・カウンタを使えば同期式回路のメリットが出てくる

第7章　ステート・マシンのある回路設計
　7.1　ステート・マシンのボトル・ネック
　　　　ビット記述だと効率はあがるが
　　　　ボトル・ネックを突き詰めよう
　　　　7進カウンタの悪夢
　　　　悪夢は続く
　7.2　ステート・マシンの設計を熱す
　　　　ステート・マシンのネスティング
　　　　トラフィックのステート・マシン
　　　　アービタ機能をもつエレクトリック・キー・ステート・マシン
　　　　外部の非同期信号とつきあうときはメタステーブル対策を
　　　　メタステーブルを解決するには入力ラッチ
　　　　同じステート・マシンを3ビットと4ビットで設計すると
　　　　ちょっと複雑16状態ステート・マシン
　　　　ワンボット・ステート・マシンのメリット／デメリット
　7.3　高度なステート・マシンの設計
　　　　ブラック・ジャック・マシンの設計
　　　　ブラック・ジャック・ステート・マシンの詳細構成
　　　　マイクロ・チャネル用バス・マスタの設計例
　　　　バス・マスタ・ステート・マシンの詳細設計
　　　　習うより慣れろ

第8章　回路をプログラムのように書く
　8.1　ソフトウェアとハードウェアの関係
　　　　論理回路はプログラムを書くように
　　　　ソフトウェアとハードウェアの特性を比較すると
　　　　ハードウェアの優位性
　8.2　ソフトウェアをハードウェアにする方法
　　　　論理演算の表現
　　　　テーブルをハードウェアにする
　　　　メモリを使わないテーブル
　　　　真理値表を論理式にするには
　　　　プロセスをハードウェアにする
　　　　SWITCHをハードウェアにする
　　　　DO〜WHILEをハードウェアにする
　　　　FORをハードウェアにする
　　　　プロセスの中のプロセスをハードウェア化する
　　　　一般的なプログラムのハードウェア化
　　　　GOTOをハードウェアにする
　　　　BREAKをハードウェアにする

第9章　プログラムで書くハードウェアの設計例
　9.1　ソフトウェアをハードウェアにする演習
　　　　ビット数を数えるには
　　　　ビット・スライス・アダー
　　　　任意のパルスを作る回路
　　　　引き数付きのハードウェア・サブルーチン・コール
　　　　任意のパルスを作る回路［別解］
　9.2　DRAMインターフェース回路設計への適用
　　　　リフレッシュ・カウンタをどうするか
　　　　MPUと喧嘩しないためのアービタとは
　　　　同時アクセスが発生したときは
　　　　センス・リカバリ・タイムの確保
　　　　ソフトウェアとハードウェアのトレードオフ

---
<038002>

デザインウェーブ

パソコン用プログラマブル・ロジック開発パッケージ
FLEXデザイン・キット/CQ版
MAX+plusU Ver6.2付属

定価 49,952円（税込）(送料込)〈直接販売商品〉
ISBN4-7898-3800-5

■ 本製品の内容
MAX+plus U、プログラム CD-ROM ………1枚
マニュアル …………………………………1冊
実験用基板（FPF8282装着済み) ………… 1枚
実験用基板の回路図とコネクタ表 …………1枚
必要書類 ………………………………………1式

■ 動作環境
機種 CPUがi386以上のPC/ATおよびその互換機
もしくはPC-9801およびその互換機
OS Windows 3.1/95
メモリ 32Mバイト以上
ハードディスク 100Mバイト以上

CD-ROMドライブ

---
デザインウェーブ・ブックス

ハードウェア記述言語でPLD/FPGA/ASICを開発する
ABELによるASICの設計技法

小林　芳直／三上　廉司　共著
B5変形判　 224 頁　定価3,873円(税込)
ISBN4-7898-3084-5

　ディジタル回路の設計にハードウェア記述言語（Hardware Description Language）を使うことが一般的になってきています．それはソフトウェアを開発するのと同じように，ハードウェアの機能仕様を高級論理式，真理値表，状態遷移表などを使って記述していくことによって，PLD(Programmable Logic Device)やASIC(Application Specific IC）の開発にも応用することができます．
　本書では，ハードウェア記述言語としての定評のあるABEL（米国DATA I / O社）の教育バージョンABELEDU）をIBM PC互換機のパーソナル・コンピュータ上で使いながら，実際の開発技法と実例を取得することができます．また，ABELの言語リファレンスとしても活用できます．

　第1部　ABEL - HDLによるハードウェア設計
第1章　ABELの紹介　
　 1.1 　ABELを使った論理入力
　　　・　論理式
　　　・　真理値表
　　　・　ステート・ダイアグラム
　 1.2 　シミュレーションと論理圧縮
　　　・　テスト・ベクタによるシミュレーション
　　　・　クリチカル・パスと動作速度
　　　・　実装上の注意

第2章　コンビネーション回路
　 2.1 　回路とその機能
　　　・　基本的なゲート
　　　・　XORゲート
　　　・　PLA
　 2.2 　ブール代数
　　　・　ブール論理式
　　　・　ブール代数の公式
　　　・　ド・モルガンの定理
　　　・　シャノンの定理
　　　・　積項
　　　・　論理和
　　　・　標準積和型
　 2.3 　ブール代数をABELで使う

第3章　論理の最小化
　 3.1 　2段論理の最小化
　　　・　最大項
　　　・　最小和
　　　・　最小和の決めかた
　　　・　そのほかの表現法
　　　・　リード・マラー論理式
　　　・　ビット・パーティショニング
　　　・　ミニマム・カバー
　　　・　エッセンシャル手項
　　　・　クワイン・マクラスキー法
　 3.2 　1セット，Oセット，DCセット
　 3.3 　多変数を出力する回路の論理圧縮
　 3.4 　多段論理の最適化
　　　・　ファクタリング
　 3.5 XORゲートの論理圧縮
　　　・　リード・マラー型論理式
　　　・　XORゲートを含む回路の最適化
　　　・　XORゲートを使ったファクタリング

第4章　順序回路
　 4.1 　同期式順序回路
　　　・　同期式ラッチの種類
　　　・　ラッチのエミュレーション
　　　・　ステート・マシンの設計
　　　・　ミーリィ・マシンとムーア・マシン
　 4.2 　ステート・マシンの論理圧縮
　　　・　ステート・マシンのステート定義
　　　・　ステート定義の奥義
　 4.3 　メタステービル現象
　　　・　イントリンシック・ハザード
　　　・　動作速度の限界
　　　・　入力ラッチの効用
　 4.4 　非同期式回路
　　　・　ハザード

第5章　ABELの文法
　 5.1 　概説
　 5.2 　ABELの論理式
　 5.3 　真理値表
　　　・　真理値表を使ったステート・マシンの設計
　　　・　ステート・ダイアグラム

第6章　TTLの機能
　 6.1 　バッファ
　 6.2 　ラッチ
　　　・　8ビット・トランスペアレント・ラッチ 74373
　　　・　 74259 アドレッサブル・ラッチ
　 6.3 　レジスタ
　　　・　8ビットDタイプ・ラッチ 74374
　 6.4 　シフトレジスタ
　 6.5 　マルチレクサ
　 6.6 　デマルプレクサ

第7章　カウンタ
　 7.1 　Tラッチを使ったカウンタ
　　　・　ルックアヘッド・カウンタ
　 7.2 　Dラッチのカウンタ
　　　・　カウンタの高級論理式
　 7.3 　ロードできるカウンタ
　 7.4 　カウンタのリセット
　 7.5 　グレート・ポラリティ
　 7.6 　SRラッチのカウンタ
　 7.7 　アップ・カウンタとダウン・カウンタ
　 7.8 　可変長カウンタ
　 7.9 　カウンタ・チェイン
　　　・　@carryによるカウンタの分割
　　　・　キャリ・ルックアヘッド
　 7.10 ウェーブ・ジェネレータ

第8章　デコーダとコンパレータ
　 8.1 　アドレス・デコーダ
　 8.2 　コンパレータ
　　　・　一致比較回路
　　　・　@carryを使った大規模なコンパレータ
　　　・　キャリ・ルックアヘッドを使った大規模なコンパレータ
　　　・　大小比較回路

第9章　算術演算
　 9.1 　パリティ・チェッカ
　 9.2 　アダー
　 9.3 　アダーの高級論理式
　 9.4 　キャリ・ルックアヘッド
　 9.5 　アダー・チェイン
　　　・　@carryを使ったアダー・チェイン
　 9.6 　引き算器
　 9.7 　フィボナッチ数列発生器
　 9.8 　積算器
　　　・　8×8遂次積算器

第10章 コード・コンバータ
10.1 　7セグメント・デコーダ
10.2 　グレイ・コード・コンバータ
10.3 　CRC回路
　　　・　CRC _ CCITTの標準
　　　・　パラレルCRCジェネレータ

第11章 ジョンソン・カウンタ
11.1 　ストップ・モーション
11.2 　ステート・マシンのネスティング
11.3 　ステート・マシンのトリミング
11.4 　ステート・マシンのオーバラップ・オペレーション（1）
11.5 　ステート・マシンのオーバラップ・オペレーション（2）
11.6 　ジョンソン・カウンタのマイナ・ループ　　　　　　　　

第12章　LFSR
12.1 　LFSRは何に使えるのか
12.2 　LFSRの周期
12.3 　1/8000プリスケーラの設計
　　　・　LFSRのマイナ・ループとトラップ回路

　第2部　ABEL - HDLの文法
第13章　ハードウェア記述言語
13.1 　構造記述（ネットリスト）表現
13.2 　機能記述表現
13.3 　機能記述と構造記述の関係
13.4 　合成とコンパイレーション
13.5 　シミュレーションと設計自動化
13.6 　言語習得のヒント

第14章　ABEL - HDLの基礎と構造
14.1 　 pin - to - pin記述と詳細記述
14.2 　ABEL - HDL最小記述
14.3 　ABELのモジュール構造
　　　・　定義部の要素
　　　・　仕様記述部の要素
　　　・　テスト・ベクタ記述部
14.4 　ABEL - EDUの処理系
　　　・　他のデバイス・サポートに関して
　　　・　サポート・デバイス

第15章　宣言と識別子
15.1 　宣言
　　　・　デバイス宣言
　　　・　PIN宣言
　　　・　ノード
　　　・　信号属性
15.2 　文字と変数
15.3 　数と定数
　　　・　数字
　　　・　特別な定数
15.4 　セット
　　　・　セット・インデックス
15.5 　ブロック
　　　・　論理式記述でのブロックの使用
15.6 　マクロ
　　　・　マクロによる文字代入
　　　・　マクロによる関数定義

第16章　式と演算子
16.1 　割り当て演算子
16.2 　論理演算子
16.3 　算術演算子
16.4 　関係演算子
16.5 　演算子の優先順位
16.6 　when〜then〜else文
16.7 　セット演算
　　　・　セットと数値
　　　・　セットと演算子
　　　・　セット演算の規則
　　　・　セットと型
　　　・　@carryディレクティブ

第17章　真理値表
17.1 　真理値表の型とテンプレート
17.2 　ドント・ケア
17.3 　レジスタ割り当て
17.4 　レジスタ／組み合わせ混在

第18章　ステート・ダイアグラム
18.1 　状態割り当てと宣言
　　　・　レジスタと遷移条件の宣言
18.2 　状態遷移路と遷移条件記述
18.3 　制御出力
18.4 　with文法
18.5 　シンボリック・ステート・マシン

第19章　ハードウェアの詳細記述法
19.1 　pin - to - pin信号属性　
　　　・　pin - to - pin記述で使用する属性
19.2 　pin - to - pinドット拡張子
19.3 　ハードウェア詳細記述属性
　　　・　ハードウェア詳細記述で使用する属性
19.4 　ハードウェア詳細ドット拡張子
19.5 　アクティブ・レベル
　　　・　アクティブ“L”記述
　　　・　極性制御記述
　　　・　istype文による極性制御
　　　・　ドント・ケアの条件設定
19.6 　ノード
19.7 　中間変数
19.8 　イクスクルーシブ・オア

Appendix 　ABEL - EDUの使い方
　 A.1 　ABEL - EDUの走行環境
　 A.2 　インストールの方法
　 A.3 　起動と操作の方法
　 A.4 　デバイスの指定と書き込み
　 A.5 　製品版と相違
　 A.6 　他のデバイス・サポートに関して
　　　・　サポート・デバイス
　 A.7 　重要な情報など

Appendix B　製品版のABELについて
　 B.1 　製品群と走行環境
　 B.2 　文法の互換性
　 B.3 　各製品の機能と相違に関して
　　　・　ABEL - 6
　　　・　SYNARIO
　　　・　Super ABEL

Appendix C　ロジック・ダイアグラム
　　　・　P16L8
　　　・　P16H8
　　　・　P16P8
　　　・　P16R4
　　　・　P16R6
　　　・　P16R8
　　　・　P20X8
　　　・　E0320
　　　・　P18CV8

---
デザインウェーブ・ブックス

ハードウェア記述言語の速習＆実践
入門Verilog-HDL記述

小林 優 著
B5変形判　 280 頁　定価3,873円(税込) CD-ROM付き(Windows対応)
ISBN4-7898-3219-8

　本書は，ゲート・ベースによる従来の回路設計から，HDLによるトップダウン設計に，パラダイムを換えたいという方には最適のVerilog-HDLの入門書です．実例豊富で，FPGAやASICを設計するときの座右の書になるでしょう．Windows上で動作する，Verilog-HDLシミュレータ(SILOS V)などが，付属のCD-ROMに収められていますので，本書の例題やご自分の設計を試してみることができます．

第一部 入門編
　第1章 やさしいVerilog-HDL記述入門
　1.1 HDLって何だ?
　1.2 加算回路のHDL記述
　1.3 カウンタのHDL記述
　1.4 シミュレーションしてみよう
　1.5 論理合成してみよう

　第2章 もう少し進んだVerilog-HDL記述
　2.1 電子サイコロ
　2.2 電子錠
　2.3 電子サイコロと電子錠の論理合成

第二部 回路記述編
　第3章 文法概略と基本記述スタイル
　3.1 文法を少々
　3.2 回路記述早わかり

　第4章 組み合わせ回路のHDL記述
　4.1 基本ゲート回路
　4.2 セレクタ
　4.3 デコーダ
　4.4 エンコーダ
　4.5 演算回路
　4.6 比較回路
　4.7 組み合わせ回路で作ROM
　4.8 3ステート信号の記述
　4.9 組み合わせ回路の論理記号

　第5章 順序回路のHDL記述
　5.1 非同期型フリップフロップ
　5.2 同期型フリップフロップ
　5.3 各種カウンタ
　5.4 シフト・レジスタ
　5.5 レジスタ・ファイル
　5.6 ステート・マシン
　5.7 順序回路の論理合成

第三部 シミュレーション＆応用編
　第6章 シミュレーション・モデル
　6.1 シミュレーション・モデルの必要性
　6.2 シミュレーション・モデル記述例
　6.3 タスクによるシミュレーション・モデル
　6.4 シミュレーション・モデルの使い方

　第7章 シミュレーション記述
　7.1 シミュレーションの記述概要
　7.2 ステートメント
　7.3 タスク
　7.4 システム・タスク
　7.5 その他のシミュレーション記述

　第8章 1/100秒ストップウォッチ
　8.1 回路仕様
　8.2 回路構成
　8.3 各ブロックの回路の詳細
　8.4 シミュレーション記述

Appendix T Verilog-HDL文法概要
Appendix U Verilog-HDL文法概要
Appendix V HDL設計のASIC化手法

　 ---

<032081>

ASICの論理回路設計法 （品切重版未定）

スーパーマシンのためのディジタル・システム設計ノウハウ

小林芳直 著
A5判 288頁 定価1,998円(税込)
ISBN4-7898-3208-2

ディジタル・システム(ASIC)設計に欠かせない古典的回路技術を新感覚で集大成しました．同期式論理回路に焦点を絞り，マイクロコードをハードウェア化する新技術を，系統的かつ簡明に解説した，新時代の論理回路設計に携わる若きエンジニアの必読書です．

---
<032871>

VHDLによるハードウェア設計入門
言語入力によるロジック回路設計手法を身につけよう

長谷川裕恭 著
A5判 236頁 定価2,345円(税込)
ISBN4-7898-3287-2

本書は平易な言葉で書かれており，VHDLによる記述例を数多く収録し，入門者から上級者まで，読者のスキルに合った読み方ができるよう構成されています．初心者はVHDLの入門書として，中級者はHDLプログラミングのスタイル教本として，上級者はすぐに使える回路記述集として役立てることができます．

第1章　VHDL基本構文
　1.1　VHDLとは
　＊　HDL（ハードウェア記述言語）設計のメリット
　＊　VHDLの歴史
　＊　高機能言語VHDL
　1.2　エンティテイとアーキテクチャ
　＊　複数のアーキテクチャ
　＊　ポート
　＊　std _ logic
　＊　アーキテクチャ
　1.3　論理演算子
　1.4　構造化記述
　＊　コンポーネント宣言
　＊　コンポーネント・インスタンス文
　1.5　ベクタの記述
　＊　std _ logic _ vector
　＊　配列のスライス
　＊　ビットの結合（連接子と集合体）
　1.6　算術演算子
　＊　加算器の記述
　＊　IEEE標準 ”std _ logic”，”std _ logic _ vector ”
　1.7　名付け規則とコメント文
　＊　名前の付け方
　＊　コメント文

第2章　プロセス文
　2.1　組み合わせロジックを生成するプロセス文
　＊　同時処理文
　＊　プロセス文
　＊　組み合わせロジックを生成するプロセス文
　2.2　if文の記述
　2.3　関係演算子
　＊　コンパレータの記述
　＊　演算子の優先順位
　2.4　case文の記述
　＊　74LS 138の記述
　＊　don't care 出力
　＊　プライオリティ・ロジック
　2.5　for-loop文の記述
　2.6　ステート・バッファの記述
　2.7　順序回路の記述
　＊　フリップフロップを生成させる記述
　＊　強制リセットの記述

第3章　カウンタの記述とシミュレーション
　3.1　同期式カウンタ
　＊　同期式カウンタの記述方法
　＊　OUTポートへの再代入
　＊　イネーブル信号付き 12進カウンタ
　3.2　アップ／ダウン・カウンタ
　3.3　その他のカウンタ
　＊　リプル・カウンタ（非同期式カウンタ）
　＊　ジョンソン・カウンタ
　3.4　シミュレーションの記述
　＊　プロセス文による記述
　＊　wait文
　＊　コンフィグレーション文
　＊　シミュレーション記述の注意点
　3.5　60 進カウンタ
　＊　BCDカウンタ
　＊　afterによるシミュレーション記述

第4章　データ・タイプとパッケージ
　4.1　オブジェクト・クラス
　＊　定数宣言
　＊　変数宣言
　＊　信号代入文と変数代入文
　4.2　データ・タイプ
　＊　標準タイプ
　＊　Integer
　＊　Time
　4.3　ユーザ定義のデータ・タイプ
　4.4　ユーザ定義のサブタイプ
　4.5　パッケージとライブラリ
　＊　ライブラリ
　＊　パッケージ宣言
　＊　ALUの記述例
　4.6　配列タイプ
　＊　配列タイプ
　＊　多次元配列
　4.7　スタティックRAMのモデル化
　＊　配列の多重定義
　＊　ジェネリック文
　＊　遅延値の設定
　＊　アサート文（セットアップ／ホールド時間のチェック）
　4.8　タイプ変換
　4.9　タイプ限定式
　4.10 レコード・タイプ

第5章　サブプログラム
　5.1　サブプログラムとは
　＊　サブプログラム宣言とサブプログラム文
　＊　パッケージ・ボディ
　5.2　ファンクション文
　＊　入力パラメータ
　＊　アトリビュート
　＊　出力パラメータ
　5.3　可変長デコーダ／エンコーダ
　＊　デコーダの記述
　＊　エンコーダの記述
　5.4　オーバロード・ファンクション
　＊　オーバロード
　＊　演算子オーバロード
　5.5　グレイ・コード・カウンタの記述
　＊　グレイ・コード
　＊　グレイ・コードへの変換
　5.6　プロシージャ文
　＊　入出力パラメータ
　＊　バレル・シフタ

第6章　VHDLによる回路設計
　6.1　FIFOの記述
　＊　同期式FIFO
　＊　回路構成
　＊　VHDLでのモデル化
　6.2　ステート・マシン
　＊　状態遷移図
　＊　ミーリ型ステート・マシン
　＊　ムーア型ステート・マシン

第7章　RTL記述の注意点と高度な文法
　7.1　シミュレーションでの ’X ’の伝幡
　7.2　フリップフロップ生成の制限
　7.3　プロセス文を記述するうえでの注意点
　7.4　同時処理文
　＊　ラベル
　＊　when文
　＊　ジェネレート文
　7.5　TEXTIO
　7.6　アトリビュート
　＊　ユーザ定義アトリビュート
　7.7　リゾーブ・タイプ
　＊　コンフィグレーション文

---
<037991>

パソコン用高位論理合成システム
PARTHENON/CQ版

定価35,680円(税込)"送料込"〈直接販売商品〉
ISBN4-7898-3799-8

＊PARTHENONは，日本電信電話鰍ｪ開発した論理合成システムです．専用のハードウェア記述言語SFLを使って回路のアーキテクチャをパソコン上で記述すれば，PARTHENONが自動的に論理回路を合成します．
＊合成した回路から，セル・ライブラリを用いて，目的とするプログラマブル・デバイス(ゲートアレイやFPGA)などのLSIに，希望の機能を実現できます．
＊解説書『はじめてのPARTHENON』(全168頁)付き．他に『インストール・マニュアル』も添付します．

　基本仕様
＊パッケージに含まれるおもなソフトウェア
1 SFL用論理シミュレータ：SECONDS
2 論理合成プログラム：SFLEXP
3 マッピング&最適化ソフト：OPT MAP
4 論理回路簡単化ソフト：ONSET
5 インバータ削減化ソフト：RINV
6 PostScript形式回路図出力ソフト：NLDPS
7 標準セル・ライブラリ：CELLDEMO．0.8μmCMOSゲートアレイ準拠版（別頒布で，アルテラ社FLEX用ザイリンクス社LCA用の各セル・ライブラリも用意)
＊論理合成可能なSFLソース長：300行まで
＊マッピング可能な実部品セル数：1200個まで（ゲート規模換算で約2,500ゲート相当）
＊添付FD：3.5″ 1.2M（PC-9801用)×1枚，3.5″1.44M（PC/AT用)×1枚，3.5″ 720K（共用)×1枚

　動作環境
＊機種：PC-9801およびPC/ATマシン（CPU：386以上)
＊OS：MS-DOS3.3以降（9801），DOS5.0以降（AT)
＊メモリ：640K＋プロテクト・メモリ3Mバイト以上
＊ハード・ディスク空き容量：7Mバイト以上
注：PARTHENONは日本電信電話鰍ﾌ登録商標です．

---
<032161>

実践的例題で学ぶディジタル設計＆論理合成
Verilog-HDLによるトップダウン設計

E. Sternheim／R. Singh／R. Madhavan／Y.Trivedi 著
井上博史／鈴木 隆 訳
B5変形判 288頁 定価3,975円(税込)
3.5″1.44M FD付 Windows 3.1以上
ISBN4-7898-3216-3

本書は，米国の著者らのVerilog-HDL設計経験に基づいて，Verilog記述について書かれたものです．UARTやFDCなどの大規模な設計モデルを多数取り上げ，実践的なVerilog記述法について解説しています．Verilogシミュレータ・ソフトが添付されていますので，自分自身で設計の検証をしながら学べます．

第1章　なぜハードウェア記述言語なのか
　1.1　設計方式のトレンド
　1.2　HDLによる設計
　1.3　Verilog-HDLによる設計

第2章　Verilog-HDLの概要
　2.1　モジュールの概念
　　2.1.1　モジュールのテスト
　　2.1.2　論理演算モジュールの例
　2.2　データ型
　　2.2.1　物理データ型
　　2.2.2　抽象データ型
　　2.2.3　宣言文
　　2.2.4　式
　　2.2.5　手続き文
　2.3　時間とイベントの概念
　　2.3.1　時間とイベントの制御
　　2.3.2　並列性の概念
　2.4　関数とタスク
　2.5　4ビット加算回路の動作レベル＆構造レベル記述
　2.6　まとめ/演習

第3章　パイプライン・プロセッサのモデリング
　3.1　SISCプロセッサ
　3.2　命令セット・モデル
　　3.2.1　宣言文
　　3.2.2　メイン・プロセス
　3.3　システムの初期化
　　3.3.1　関数とタクスについて
　　3.3.2　テスト・プログラム
　　3.3.3　モデルの実行
　3.4　デバッグ
　3.5　パイプライン制御のモデリング
　　3.5.1　パイプラインとは
　　3.5.2　3段パイプラインの実現
　　3.5.3　命令フェッチ・ユニット
　　3.5.4　実行ユニット
　　3.5.5　書き込みユニット
　　3.5.6　フェーズ2での制御
　　3.5.7　インターロックの問題
　　3.5.8　テスト・ベクトルの生成
　3.6　まとめ/演習

第4章　システム・ブロックのモデリング
　4.1　構造モデル
　4.2　データ・パス
　　4.2.1　インクリメンタ
　　4.2.2　加算回路
　　4.2.3　バレル・シフタ
　　4.2.4　乗算回路
　　4.2.5　条件コードの設定
　4.3　メモリ
　　4.3.1　ランダム・アクセス・メモリ
　　4.3.2　連想メモリ
　　4.3.3　レジスタ・ファイル
　4.4　クロック・ジェネレータ
　　4.4.1　単相クロック
　　4.4.2 2相クロック
　　4.4.3 クロック・ドライバ
　4.5　コントロール・ユニット
　4.6　まとめ

第5章　キャッシュ・メモリのモデリング
　5.1　インターフェース
　　5.1.1　ぷろせっさのインターフェース
　　5.1.2　システム・バスのインターフェース
　5.2　キャッシュのアーキテクチャとライトスルー・ポリシ
　5.3　回路の分割
　　5.3.1　トップレベル・モジュール
　　5.3.2　タグRAMモジュール
　　5.3.3　ValidRAMモジュール
　　5.3.4　データRAMモジュール
　　5.3.5　タグ・コンパレータ・モジュール
　　5.3.6　データ・マルチプレクサ・モジュール
　　5.3.7　コントローラ・モジュール
　5.4　テスト
　5.5　性能の改善
　　5.5.1　2ウェイ連想キャッシュ
　　5.5.2　書き込みバッファ
　　5.5.3　ライン・サイズの拡張
　　5.5.4　ライトバック・ポリシ
　5.6　まとめ/演習

第6章　UARTのモデリング
　6.1　UARTの機能説明
　6.2　単一UARTの機能モデル
　　6.2.1　リセット動作
　　6.2.2　クロック・ジェネレータ
　　6.2.3　読み出し動作
　　6.2.4　書き込み動作
　　6.2.5　送信動作
　　6.2.6　受信動作
　6.3　デュアルUARTチップのテスト
　6.4　単一UARTモデルの実現
　6.5　まとめ

第7章　Verilog-HDLを使った論理合成
　7.1　論理合成入門
　　7.1.1　論理合成とは
　　7.1.2　HDL論理合成
　　7.1.3　論理合成の長所
　　7.1.4　実用的考察
　7.2　論理合成による設計手法
　　7.2.1　RTLでのデザイン
　　7.2.2　機能検証
　　7.2.3　ゲート・レベルでの具体化
　　7.2.4　論理検証とタイミング検証
　　7.2.5　レイアウト・レベルでの具体化
　7.3　論理合成に関するVerilogの制約
　　7.3.1　状態変数とイベント・リスト
　　7.3.2　算術演算子および関係演算子
　　7.3.3　フリップフロップ
　　7.3.4　遅延
　　7.3.5　イベント制御
　　7.3.6　不定値とハイ・インピーダンス
　7.4　大規模回路の実現
　　7.4.1　交通信号制御器
　　7.4.2　AMD2910マイクロコントローラ
　7.5　デザインの具体化と管理
　　7.5.1　論理合成用Verilogライブラリ
　　7.5.2　モジュール構成上の考慮
　　7.5.3　デザインの分割
　7.6　モデルのシミュレーションと検証
　7.7　まとめ/演習

第8章　フロッピ・ディスク・サブシステムのモデリング
　8.1　フロッピ・ディスク・サブシステムの機能説明
　8.2　フロッピ・ディスク・サブシステムの動作
　8.3　タイミング・チェッカ
　8.4　フロッピ・ディスク・コントローラ
　　8.4.1　プログラムドI/OとDMAトランザクション
　　8.4.2　コントローラ・コマンドの処理
　8.5　フロッピ・ディスク・ドライブ
　8.6　テスト・モジュール
　8.7　まとめ

第9章　モデリングとデバッグのための実用的手法
　9.1　双方向ポート
　9.2　パイプライン方式でのバス・トランザクション
　9.3　組み合わせ論理ブロックの不定入力
　9.4　テーブル参照によるメモリのモデル化
　9.5　インタリーブ・メモリのローディング
　9.6　セットアップ／ホールド・チェック
　9.7　イベント実行順序とスケジューリングの影響
　9.8　複雑なシステム用のテスト・ベクトル
　9.9　テスト・ベクトルの検証
　9.10 まとめ

Appendix A　要約版Verilog-HDLリファレンス・マニュアル
　A.1　構文規約
　A.2　構文とその意味の定義
　A.3　ユーザ定義のプリミティブUDP
　A.4　シミュレータについて

Appendix B　Verilog-HDLの構文定義

Appendix C　BaseLine PC 入門ガイド
　C.1　Verilog-HDLとBaseLinePC シミュレータの基本
　C.2　シミュレータ・セッション例

Appendix D　BaseLine PC インストール・ガイド
　D.1　システム環境について
　D.2　AUTOEXEC.BATの修正について

---
<032171>

ハードウェア記述言語(Altera-HDL)を使いながら学ぶ
パソコンによるプログラマブル・ロジックの設計

トランジスタ技術編集部 編
B5変形判 256頁 定価3,262円(税込)
3.5″1.44M FD×2枚付 Windows 3.1以上
ISBN4-7898-3217-1　

本書にはAHDLコンパイラFirstStep（CQ版）が付属しており，AHDLによるロジック回路設計を使いながら学ぶことができます． FirstStepは，米国Altera社のプログラマブル・ロジック開発システムMAX＋PLUSU（Version 4.01）の機能を制限したものです．Windows 3.1以上が必要です．

　第1部　インストールおよび設計作業の概要
FirstStep（CQ版）の動作環境
FirstStepのインストール
日本語マニュアル・ファイルのインストール
設計作業の概要
設計入力
ABEL/PALASM 設計ファイルの変換
コンパイル
デバイスのプログラミング

　第2部　AHDLマニュアル
表記規則

第1章　はじめに
　1.1　AHDL デザイン・エントリ
　　1.1.1　AHDLはどのように動くのか？
　1.2　テキスト・デザイン・ファイル
　　1.2.1　テキスト・デザイン・ファイル・セクション
　　1.2.2　プロジェクト階層のファイル
　　1.2.3　インクルード・ファイル
　1.3　AHDLの使い方
　1.4　AHDLのゴールデン・ルール

第2章　AHDLの使い方
　2.1　はじめに
　　2.1.1　数字の使用
　　2.1.2　定数の使用
　2.2　組み合わせ論理回路
　　2.2.1　ブール表現とブール式の書き方
　　2.2.2　ノードの宣言
　　2.2.3　グループの定義
　　2.2.4　条件判断ロジックの実装
　　2.2.5　デコーダの作成
　　2.2.6　変数のデフォルト値の使用
　　2.2.7　アクティブlowのロジックの実装
　　2.2.8　双方向ピンの実装
　2.3　順序論理回路
　　2.3.1　レジスタの宣言
　　2.3.2　レジスタ付き出力の宣言
　　2.3.3　カウンタの作成
　2.4　ステート・マシン
　　2.4.1　ステート・マシンの実装
　　2.4.2　クロック，リセット，クロック・イネーブル信号のセット
　　2.4.3　状態の出力値の指定
　　2.4.4　ステート・トランジションの指定
　　2.4.5　ステート・マシンのビットと値の割り当て
　　2.4.6　同期出力のステート・マシン
　　2.4.7　非同期出力のステート・マシン
　　2.4.8　禁止状態からの回復
　2.5　階層的なプロジェクトの実装
　　2.5.1　Altera MAX+PLUS Uマクロファンクションの使い方
　　2.5.2　カスタム・マクロの作り方と使い方
　2.6　フィットのコントロール
　　2.6.1　リソースの自動割り当て
　　2.6.2　リソースのバック・アノテートとデバイスへの割り当て
　　2.6.3　プロジェクトを単一のデバイスにフィットさせるとき
　　2.6.4　プロジェクトを複数のデバイスにフィットさせるとき
　2.7　シミュレーションのためのプロジェクトの結合
　2.8　論理合成のコントロール
　　2.8.1　論理合成スタイルとロジック・オプションの指定
　　2.8.2　LCELLとSOFTプリミティブの実装
　　2.8.3　変数のデフォルト値
　　2.8.4　ステート・マシン・ビットと状態割り当て

第3章　構文要素
　3.1　予約語
　3.2　記号
　3.3　クォーテーション付き／クォーテーション無しの名前
　3.4　グループ
　　3.4.1　グループの表記法
　　3.4.2　グループの範囲とサブレンジ
　3.5　数字
　3.6　ブール表現
　　3.6.1　論理演算子
　　3.6.2　NOTを使った表現
　　3.6.3　AND，NAND，OR，XOR，XNORを使った表現
　　3.6.4　算術演算子
　　3.6.5　比較演算子
　　3.6.6　ブール式の優先順位
　3.7　プリミティブ
　　3.7.1　バッファ・プリミティブ
　　3.7.2　フリップフロップとラッチ・プリミティブ
　　3.7.3　プリミティブとポートの相互接続
　3.8　マクロファンクション
　3.9　ポート
　　3.9.1　カレント・ファイル中のポート
　　3.9.2　インスタンスのポート
　3.10 リソースとデバイスの割り当て
　　3.10.1 ピン，ロジック・セル，チップの割り当て
　　3.10.2 クリークの割り当て
　　3.10.3 デバイスの割り当て
　　3.10.4 ロジック・オプションの割り当て
　　3.10.5 割り当て作業のガイドライン
　　3.10.6 論理合成スタイルとロジック・オプションの規則

第4章　設計の構成
　4.1　概要
　4.2　Title 文
　4.3　Constant 文
　4.4　ファンクション・プロトタイプ文
　4.5　Include 文
　4.6　Option 文
　4.7　デザイン・セクション
　　4.7.1　デバイス指定
　　4.7.2　クリーク割り当て文
　　4.7.3　ピン接続文
　　4.7.4　サブデザイン・セクション
　　4.7.5　変数セクション
　　4.7.6　ノード宣言
　　4.7.7　レジスタ宣言
　　4.7.8　ステート・マシン宣言
　　4.7.9　マシン・エイリアス宣言
　4.8　ロジック・セクション　
　　4.8.1　ブール式
　　4.8.2　ブール制御式
　　4.8.3　Case 文
　　4.8.4　Default 文
　　4.8.5　If 文
　　4.8.6　マクロファンクションまたはプリミティブのインライン参照
　　4.8.7　真理値表文

第5章　文法
　5.1　Title 文
　5.2　Constant 文
　5.3　ファンクション・プロトタイプ文
　5.4　Include 文
　5.5　Option 文
　5.6　デザイン・セクション
　　5.6.1　デバイス指定
　　5.6.2　リソース割り当て文
　　5.6.3　クリーク割り当て文
　　5.6.4　Connected＿pins 文
　5.7　サブデザイン・セクション
　5.8　変数セクション
　　5.8.1　ステート・マシン宣言
　　5.8.2　マシン・エイリアス宣言
　5.9　ロジック・セクション　
　　5.9.1　ブール式
　　5.9.2　ブール制御式
　　5.9.3　Case 文
　　5.9.4　Default 文
　　5.9.5　If 文
　　5.9.6　マクロファンクションまたはプリミティブのインライン参照
　　5.9.7　真理値表文
　5.10 ポート
　5.11 グループ
　5.12 レキシカル構文要素
　5.13 文法グループとリスト
　5.14 AHDLの主な構成

第6章　スタイル・ガイド
　6.1　一般的なガイドライン
　6.2　空白
　6.3　コメントと文章
　6.4　名前の付け方に関する規則
　6.5　インデントのガイドライン
　　6.5.1　サブデザインとロジック・セクション
　　6.5.2　If 文
　　6.5.3　Case 文
　　6.5.4　真理値表
　　6.5.5　変数とステート・マシンの宣言

第7章　はかの言語のユーザへの注意
　7.1　概要
　7.2　PALASM2ユーザへの注意
　　7.2.1　例
　　7.2.2　変換情報
　　7.2.3　落し穴
　　7.2.4　アクティブlowの仕様
　7.3　ABELユーザへの注意
　　7.3.1　例
　　7.3.2　変換情報
　　7.3.3　落し穴
　　7.3.4　アクティブlowの仕様

　第3部　実際の設計例
First Step について
EPM 7032 について
設計の手順
言語入力か論理式入力か
例1　バイナリ・カウンタ
例2　DRAMコントローラ

---
<032861>

C＆E TUTORIAL

A VHDL Primer VHDL言語入門
 ハードウェア記述言語によるロジック設計マスタリング

Jayaram Bhasker 著
デザイン・ウェーブ企画室 訳
A5判 348頁 定価3,262円(税込)
ISBN4-7898-3286-4

本書は,米国PRENTICE HALL社発行のベストセラー,Jayaram Bhasker著，“A VHDL Primer”の完訳です．また，記述例も多く紹介されているので文例集としてもお使いいただけます．

第1章 はじめに
1.1 VHDLとは
1.2 歴史
1.3 機能
1.4 ハードウェアの抽象化

第2章 チュートリアル
2.1 基本的な言語
2.2 エンティティ宣言
2.3 アーキテクチャ本体
2.3.1 構造スタイルのモデリング
2.3.2 データ・フロー・スタイルのモデリング
2.3.3 動作スタイルのモデリング
2.3.4 混合スタイルのモデリング
2.4 コンフィギュレーション宣言
2.5 モデルの解析
2.6 シミュレーション

第3章 基本的な言語要素
3.1 識別子
3.2 データ・オブジェクト
3.3 データ・タイプ
3.3.1 サブタイプ
3.3.2 スカラ・タイプ
3.3.3 複合タイプ
3.3.4 アクセス・タイプ
3.3.5 不完全タイプ
3.3.6 ファイル・タイプ
3.4 演算子
3.4.1 理論演算子
3.4.2 関係演算子
3.4.3 加法演算子
3.4.4 乗法演算子
3.4.5その他の演算子

第4章 動作のモデリング
4.1 エンティティ宣言
4.2 アーキテクチャ本体
4.3 process文
4.4 変数代入文
4.5 信号代入文
4.6 wait文
4.7 if文
4.8 case文
4.9 null文
4.10 loop文
4.11 exit文
4.12 アサート（assert）文
4.14 信号代入文についての補足
4.14.1 慣性遅延モデル
4.14.2 伝播遅延モデル
4.14.3 信号波形の生成
4.14.4 信号ドライバ
4.15 その他の順次処理分
4.16 複数のプロセス

第5章 データ・フローモデリング
5.1 同時処理信号代入文
5.2 同時処理信号代入と順次処理信号代入
5.3 ふたたびデルタ遅延時間について
5.4 複数ドライバ
5.5 条件付き信号代入文
5.6 選択信号代入文
5.7 block文
5.8 同時処理アサート文

第6章 構造のモデリング
6.1 一つの例
6.2 コンポーネント宣言
6.3 コンポーネントのインスタンシエーション
6.4 そのほかの例
6.5 信号値のリゾリューション

第7章 ジェネリックスおよびコンフィギュレーション
7.1 ジェネリックス
7.2 なぜコンフィギュレーションが必要か
7.3 コンフィギュレーション仕様
7.4 コンフィギュレーション宣言
7.5 デフォルトの規則

第8章 サブプログラムおよびオーバロード
8.1 サブプログラム
8.1.1 ファンクション
8.1.2 プロシージャ
8.1.3 サブプログラムのオーバロード
8.2 演算子のオーバロード

第9章 パッケージおよびライブラリ
9.1 パッケージ宣言
9.2 パッケージ本体
9.3 デザイン・ライブラリ
9.4 デザイン・ファイル
9.5 解析の順序
9.6 暗黙的な可視性
9.7 明示的な可視性
9.7.1 library文節
9.7.2 use文節

第10章 進んだ機能
10.1 entity文
10.2 generate文
10.3 エイリアス（別名）
10.4 クオリファイされた式
10.5 タイプ変換
10.6 ガード付き信号
10.7 属性
10.7.1 ユーザ定義の属性
10.7.2 あらかじめ定義された属性
10.8 集成ターゲット
10.9 block文についての詳細

第11章 モデルのシミュレーション
11.1 シミュレーション
11.2 テスト・ベンチの作成
11.2.1 波形の発生
11.2.2 動作のモニタリング

第12章 ハードウェア・モデリングの例
12.1 エンティティのインターフェースのモデリング
12.2 単純な要素のモデリング
12.3 異なったスタイルのモデリング
12.4 規則的な構造のモデリング
12.5 遅延時間のモデリング
12.6 条件付き演算のモデリング
12.7 同期式論理のモデリング
12.8 ステート・マシンのモデリング
12.9 相互作用のあるステート・マシン
12.10 ムーア型のFSMのモデリング
12.11 ミーリー型のFSMのモデリング
12.12 単純化したブラックジャックのプログラム
12.13 デザインでの階層

付録A あらかじめ定義されている
A.1 予約語
A.2 パッケージSTANDARD
A.3 パッケージTEXTIO

付録B VHDL言語の構文の一覧
B.1 規約
B.2 構文

付録C パッケージの例
C.1 パッケージATT_PACKAGE

参考文献
付録

---
<036691>

基本ASIC用語辞典 （品切重版未定）
IC/LSI設計の基礎がたちまちわかる

西久保靖彦 著
A5判 216頁 定価2,345円(税込)
ISBN4-7898-3669-X

本書は，ASICの用語のわかりにくさにつまずいた人，ASICについて勉強してみようとしている人に向けてつくったものです．用語はASICを中心に，広くIC/LSIに関するものも含めて解説しました．辞典としての引きやすさに加え，ASICの基本知識をわかりやすくまとめた20個のコラム付きです．

---
<038141>

パソコン用回路図エディタ
Tango-SCH/CQ版 （品切重版未定）

定価9,827円(税込)
ISBN4-7898-3814-5

＊本製品は，パソコン用の回路図エディタです．付属のパーツ・ライブラリの部品を使って回路図をパソコン上で記述していくことができます．
＊作成した回路図をプリンタやプロッタに出力することができます．また，プリント基板CADにデータを渡すための回路の接続情報を表すネットリスト・ファイルに出力することができます．なお，完成した回路図を再利用するために，回路図をファイルにセーブすることはできませんが，付属のBIDツールを使えば，作成した回路図のプリンタ・イメージをファイル化してセーブすることができます．
＊電子回路データベースとして，20回路あまりの基本アナログ・データベースが収められており，これらを組み合わせて応用回路を設計することができます．

　基本仕様
＊ライブラリ点数：325
＊作成できる回路図サイズ：最大A0判，最小A4判
＊添付FD：3.5″ 1.2M×2枚

　動作環境
＊機種：PC-9801シリーズ
＊OS：MS-DOS3.3以降
＊メモリ：640Kバイト（フリー領域500Kバイト以上），EMSの利用が望ましい．
＊ハード・ディスク空き容量：4Mバイト以上
＊マウス：シリアルまたはバス型

注：TangoはACCEL Technologiesの登録商標です．

---
<032151>

パソコンCAD FutureNet(CQ版)で実践する
電子回路図エディタ活用マスター

倉重克己 著
B5変形判 271頁 5″2HD FD×2枚付 定価3,059円(税込)
PC/AT互換機，PC9801，FM-R対応
ISBN4-7898-3215-5

MS-DOS 3.1以上， 回路図エディタで描いた回路図には，電気的な情報（ネット情報）が含まれていて，回路図ファイルから，ネット・リストを抽出し，回路シミュレータやプリント基板CADに渡したり，設計チェックを行えます．本書にはFutureNet-62(CQ版）が添付されており，回路図エディタの基本を，使いながら学べます．

　第1部　導入編

第1-1章　回路図エディタとその利用
　＊　紙と鉛筆と消しゴム vs CRTとマウスとキーボード
　＊　ネット・リスト
　＊　階層設計
　＊　ネット・リストの利用とライブラリ
　＊　未来と自動合成ツール（シンセシス・ツール）
第1-2章　インストールと制限事項
　＊　必要ハードウェア条件
　＊　必要ソフトウェア条件
　＊　インストール
　＊　使用上の注意点とFNCQの制限
　＊　プログラムの起動
　＊　バグと対策

　第2部　ガイド・セッション編
　＊　ガイド・セッションのはじめに

第2-1章　FutureNetの操作法
　＊　FutureNetの開始と終了
　＊　ディスプレイ・ユニットについて
　＊　図面画面
　＊　ステータス，バー
　＊　図面内の移動
　＊　シンボル定義画面
　＊　コマンド・ライン
　＊　メッセージ・ライン
　＊　FutureNetキーボード
　＊　FutureNetの機能キー
　＊　マウス
　＊　FutureNetプロファイル
　＊　プロファイル画面エリア
　＊　FutureNetコマンド言語の使用法
　＊　AUTOLOGの機能の使用法
　＊　FNPROの使用法
　＊　FutureNetの環境変数
第2-2章　マウス、モード、カーソル
　＊　マウス・ボタンの基本
　＊　MENUモード
　＊　FASTモード
　＊　LINEモード
　＊　MOVE/COPY/ERASモード
　＊　AREAモード
　＊　PTR（ポイント・オブ・エフェクト・トラック）モード
　＊　ZOOMモード
　＊　ALPH（英数字）モード
　＊　SYMD（シンボル定義）モード
　＊　FutureNetカーソル
第2-3章　ガイド・セッション-1／シンボル
　＊　ライブラリについて
　＊　シンボル・コマンドについて
　＊　シンボル：ロード（Load）
　＊　シンボル：ムーブ（Move），コピー（Copy），消去（Erase）
　＊　エリア・コマンドについて
　＊　エリア・コマンド
　＊　カーソル移動
　＊　図面コマンド
　＊　図面のクリーンアップ；セッション終了
第2-4章　ガイド・セッション-2／シンボル作成と英数字
　＊　シンボル・セル作成
　＊　ピンについて
　＊　ピン・スタブ作業
　＊　コマンド・リストを使ったピン挿入
　＊　英数字テキスト
　＊　英数字の基本テキスト入力
　＊　英数字フィールドの操作
　＊　コマンド・リストによるピン名の挿入
　＊　属性について
　＊　コマンド・リストによるピン番号入力
　＊　8285のピンを完成
　＊　ロケーション名と部品名の指定
　＊　パワー・ピンおよびグラウンド・ピン番号の入力
　＊　割り当てた属性の表示および変更
　＊　シンボルのセーブ
　＊　ライブラリのチェック
　＊　図面の消去とセーブ
第2-5章　ガイド・セッション-3／布線と接続
　＊　線
　＊　布線コマンド
　＊　布線の基礎
　＊　線の編集
　＊　直線の接続
　＊　複数の線分からなる線
　＊　コマンド・リストの使用法と接続ドット
　＊　CLKネットワークの布線
　＊　RESETネットワークの布線
　＊　READYネットワークの布線
　＊　自習のために
第2-6章　ガイド・セッション-4／バス線の作成と命名
　＊　接合線を引く
　＊　接合線に信号名を与える
　＊　第2の8185を作成し，二つの8185を接合する
　＊　バス線の作成と命名
　＊　8185信号線の命名とバス線への接続
　＊　バス線の接続を完成させる
　＊　バス線接続の命名
　＊　スペースを作る
　＊　接続
　＊　8755バスの開始
　＊　8755のバス線をすべて引く
　＊　ポイント・オブ・エフェクトについて
　＊　ポイント・オブ・エフェクトの操作
　＊　バス線の命名
第2-7章　ガイド・セッション-5／図面の完成
　＊　暫定線について
　＊　抵抗値の編集
　＊　LOCフィールドの編集
　＊　表示されない電源への接続
　＊　タイトル・ブロックのロード
　＊　タイトル・ブロックへ記入
第2-8章　ガイド・セッション-6／図面の出力

　第3部　応用編

第3-1章　Postパッケージの概要
　＊　ポスト・ツール
　＊　Postの操作
　＊　ポスト・プロセスの概要
第3-2章　図面プリプロセッサ（DCM）
　＊　図面プリプロセッサの走行
　＊　図面プリプロセッサ・オプション
　＊　LOCALを実行する
　＊　階層設計と名前の割り当て
　＊　特殊機能
第3-3章　設計ルール・チェック（DRC）
　＊　DRC（設計ルール・チェック）プログラムの走行
　＊　設計ルール・チェック（DRC）オプション
　＊　出力ファイル・フォーマット
第3-4章　パーツ・リスト・ジェネレータ（PARTS）
　＊　パーツ・リスト・ジェネレータの走行
　＊　パーツ・リスト出力ファイル・フォーマット
第3-5章　SPICEインターフェース
　＊　SPICEインターフェースの概要
　＊　回路図上に全てを表現する（方法1）
　＊　回路図上にモデル定義をしない場合（方法2）
　＊　サブサーキット（subckt)の扱い
　＊　そのほかの機能
　＊　spin.exeの指定パラメータ

---

注文する　 　ホームページへ戻る　　販売ホームページへ戻る